Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018198218) STEPPING MOTOR DRIVE DEVICE AND STEPPING MOTOR DRIVE PROGRAM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/198218 International Application No.: PCT/JP2017/016489
Publication Date: 01.11.2018 International Filing Date: 26.04.2017
IPC:
H02P 8/40 (2006.01)
H ELECTRICITY
02
GENERATION, CONVERSION, OR DISTRIBUTION OF ELECTRIC POWER
P
CONTROL OR REGULATION OF ELECTRIC MOTORS, GENERATORS, OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS OR REACTORS OR CHOKE COILS
8
Arrangements for controlling dynamo-electric motors rotating step by step
40
Special adaptations for controlling two or more stepping motors
Applicants:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors:
嶋井 優介 SHIMAI, Yusuke; JP
Agent:
溝井国際特許業務法人 MIZOI INTERNATIONAL PATENT FIRM; 神奈川県鎌倉市大船二丁目17番10号3階 3rd floor, 17-10, Ofuna 2-chome, Kamakura-shi, Kanagawa 2470056, JP
Priority Data:
Title (EN) STEPPING MOTOR DRIVE DEVICE AND STEPPING MOTOR DRIVE PROGRAM
(FR) DISPOSITIF D'ENTRAÎNEMENT DE MOTEUR PAS À PAS ET PROGRAMME D'ENTRAÎNEMENT DE MOTEUR PAS À PAS
(JA) ステッピングモータ駆動装置及びステッピングモータ駆動プログラム
Abstract:
(EN) Provided is a stepping motor drive device in which a write data calculation unit (131) obtains, from a ROM (30) in which register update patterns are stored, a first register 1 update pattern to be set in a first output data register and a second register 1 update pattern to be set in the first output data register. The write data calculation unit (131) calculates a first logical sum of one of the obtained patterns and a first zero bit string in which all bits are zero, calculates a second logical sum of the other of the obtained patterns and the first logical sum, and stores the second logical sum into a RAM (20) as write data (25). A write unit (132) writes the write data (25), that is, the second logical sum to the first output data register.
(FR) L'invention concerne un dispositif d'entraînement de moteur pas à pas dans lequel une unité de calcul de données d'écriture (131) obtient, à partir d'une mémoire ROM (30) dans laquelle des motifs de mise à jour de registre sont stockés, un premier motif de mise à jour de registre 1 devant être réglé dans un premier registre de données de sortie et un second motif de mise à jour de registre 1 devant être réglé dans le premier registre de données de sortie. L'unité de calcul de données d'écriture (131) calcule une première somme logique d'un des motifs obtenus et d'une première chaîne de bits zéro dans laquelle tous les bits sont nuls, calcule une seconde somme logique de l'autre des motifs obtenus et de la première somme logique, et stocke la seconde somme logique dans une mémoire RAM (20) en tant que données d'écriture (25). Une unité d'écriture (132) écrit les données d'écriture (25), c'est-à-dire la seconde somme logique du premier registre de données de sortie.
(JA) 書き込みデータ計算部(131)は、レジスタ更新パターンを記憶しているROM(30)から、第1の出力データレジスタに設定すべき第1のレジスタ1更新パターンと、第1の出力データレジスタに設定すべき第2のレジスタ1更新パターンとを取得する。書き込みデータ計算部(131)は、取得した一方とビットがすべて0である第1のゼロビット列との第1の論理和を計算し、取得した他方と第1の論理和との第2の論理和を計算し、第2の論理和を書き込みデータ(25)としてRAM(20)に格納する。書き込み部(132)は、第2の論理和である書き込みデータ(25)を第1の出力データレジスタに書き込む。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)