Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018196498) BISS PROTOCOL DATA DECODING METHOD AND INTERFACE SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/196498 International Application No.: PCT/CN2018/078940
Publication Date: 01.11.2018 International Filing Date: 14.03.2018
IPC:
H04L 29/06 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
29
Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/-H04L27/136
02
Communication control; Communication processing
06
characterised by a protocol
Applicants:
广东工业大学 GUANGDONG UNIVERSITY OF TECHNOLOGY [CN/CN]; 中国广东省广州市 越秀区东风东路729号大院 729 Dongfeng East Rd, Yuexiu District Guangzhou, Guangdong 510006, CN
Inventors:
王晗 WANG, Han; CN
张芳健 ZHANG, Fangjian; CN
陈新 CHEN, Xin; CN
陈新度 CHEN, Xindu; CN
蔡念 CAI, Nian; CN
贺云波 HE, Yunbo; CN
赵翼翔 ZHAO, Yixiang; CN
林灿然 LIN, Canran; CN
辛正一 XIN, Zhengyi; CN
Agent:
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004, CN
Priority Data:
201710287684.127.04.2017CN
Title (EN) BISS PROTOCOL DATA DECODING METHOD AND INTERFACE SYSTEM
(FR) PROCÉDÉ DE DÉCODAGE DE DONNÉES DE PROTOCOLE BISS ET SYSTÈME D'INTERFACE
(ZH) 一种BISS协议数据解码方法及接口系统
Abstract:
(EN) Embodiments of the present invention disclose a BiSS protocol data decoding method and an interface system, for resolving the technical problem in the prior art in which commonly used decoding methods for a BiSS protocol adapted for absolute grating scales have insufficient processing flexibility and have poor function diversity. The embodiments of the present invention comprise: an FPGA chip, the FPGA chip comprising an MA driving module, an SL receiving module, and a CRC check module. The method comprises steps of: the MA driving module receiving an enable signal en, and sending an MA clock signal to the SL receiving module, and the SL receiving module starting monitoring of the arrival of a trigger signal of an SL; the SL receiving module starting to read SL data when detecting a start bit of the SL, and issuing a "done" signal to the MA driving module after completing reading of the SL data so as to stop the MA driving module and issuing a "did" signal to the CRC check module; and after receiving the "did" signal, the CRC check module performing a CRC check on the SL data and outputting a correct position value after the check is completed.
(FR) Des modes de réalisation de la présente invention concernent un procédé de décodage de données de protocole BiSS et un système d'interface permettant de résoudre le problème technique de l'état de la technique selon lequel des procédés de décodage couramment utilisés de protocole BiSS conçus pour des échelles de réseau absolues présentent une flexibilité de traitement insuffisante et une faible diversité de fonctions. Les modes de réalisation de la présente invention comprennent : une puce FPGA, la puce FPGA comprenant un module d'attaque MA, un module de réception SL et un module de vérification CRC. Le procédé comprend : la réception par le module d'attaque MA d'un signal d'activation en, l'envoi d'un signal d'horloge MA au module de réception SL, et le démarrage par le module de réception SL de la surveillance de l'arrivée d'un signal de déclenchement d'un SL ; le démarrage par le module de réception SL de la lecture de données SL lors de la détection d'un bit de départ du SL, et l'émission d'un signal "terminé" au module de pilotage MA après la fin de la lecture des données SL de façon à arrêter le module de pilotage MA et l'émission d'un signal "fait" vers le module de vérification CRC ; et après la réception du signal "fait", la réalisation par le module de vérification CRC d'une vérification CRC sur les données SL et l'émission d'une valeur de position correcte après la fin de la vérification.
(ZH) 本发明实施例公开了一种BISS协议数据解码方法及接口系统,用于解决现有技术中针对适应绝对式光栅尺的BISS协议常用的解码方式数据处理灵活性不足且达到的功能单一的技术问题。本发明实施例包括:FPGA芯片,FPGA芯片包括MA驱动模块、SL接收模块、CRC校验模块;方法步骤包括:MA驱动模块接收到使能信号en,发出MA时钟信号至SL接收模块,SL接收模块开始检测SL的触发信号的到来;SL接收模块在检测到SL的start位到来时,开始读取SL数据,并在读取完毕SL数据后发出done信号至MA驱动模块停止MA驱动模块及发出did信号至CRC校验模块;CRC校验模块接收到did信号后,进行对SL数据的CRC校验,并在校验结束后输出正确的位置值。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)