Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2018189964) MAGNETIC DOMAIN WALL UTILIZING ANALOG MEMORY ELEMENT, MAGNETIC DOMAIN WALL UTILIZING ANALOG MEMORY, NON-VOLATILE LOGIC CIRCUIT AND MAGNETIC NEURO-ELEMENT
Document

明 細 書

発明の名称 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007  

課題を解決するための手段

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018  

発明の効果

0019  

図面の簡単な説明

0020  

発明を実施するための形態

0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113  

産業上の利用可能性

0114  

符号の説明

0115  

請求の範囲

1   2   3   4   5   6   7   8   9   10  

図面

1   2   3   4A   4B   4C   5   6A   6B   7   8   9   10   11   12   13   14  

明 細 書

発明の名称 : 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子

技術分野

[0001]
 本発明は、磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子に関する。
 本願は、2017年4月14日に、日本に出願された特願2017-080413号に基づき優先権を主張し、その内容をここに援用する。

背景技術

[0002]
 微細化に限界が見えてきたフラッシュメモリ等に代わる次世代の不揮発性メモリとして、抵抗変化型素子を利用してデータを記録する抵抗変化型メモリ例えば、MRAM(Magnetoresistive Random Access Memory)、ReRAM(Resistance Random Access Memory)、PCRAM(Phase Change Random Access Memory)などが注目されている。
[0003]
 メモリの高密度化(大容量化)の方法としては、メモリを構成する素子自体を小さくする方法の他に、メモリを構成する素子一つあたりの記録ビットを多値化する方法があり、様々な多値化方法が提案されている(例えば、特許文献1~3)。
[0004]
 MRAMの一つに、磁壁駆動型あるいは磁壁移動型と呼ばれるものである(例えば、特許文献4)。磁壁駆動型MRAMは、電流を磁壁駆動層(磁化自由層)の面内方向に流し、スピン偏極電子によるスピントランスファー効果によって磁壁を移動させ、強磁性膜の磁化を書き込み電流の方向に応じた向きに反転させることでデータ書き込みを行うものである。
 特許文献4には、磁壁駆動型MRAMについて、多値記録やアナログ記録の方法について記載されている。
 MRAMでは、データの異なる書き込み方法が提案されており、磁壁駆動型MRAM以外にも、磁場書き込み型、ヨーク磁場書き込み型、STT(Spin Transfer Torque)型、SOT(Spin Orbit Torque)型MRAMなどが知られている。
特許文献5では、目的が情報の記憶ではなく、ビット線の電流を検出する目的で、従来型二値メモリの読み出しと同等の機能を提供するのみである。

先行技術文献

特許文献

[0005]
特許文献1 : 日本国特開2015-088669号公報(A)
特許文献2 : 国際公開第2009/072213号(A)
特許文献3 : 日本国特開2016-004924号公報(A)
特許文献4 : 国際公開第2009/101827号(A)
特許文献5 : 米国特許第9489618号明細書(B)

発明の概要

発明が解決しようとする課題

[0006]
 図13に、従来の磁壁駆動型MRAMが備える磁気抵抗効果素子部分の一例の断面模式図を示す。
 図13に示す従来の構成では、第1の方向に磁化が配向した磁化固定層111と、磁化固定層111の一面に設けられた非磁性層112と、磁壁DWを有し、第1領域113aおよび第2領域113bとそれらの領域の間に位置する第3領域113cとからなる磁壁駆動層113と、第1領域113aに接し、第1の磁化の向きを有する第1磁化供給層114と、第2領域に接し、前記第1の磁化の向きと反対向きの第2の磁化の向きを有する第2磁化供給層115と、を備える。
 図13において、矢印M11、矢印M14及び矢印M15は各層の磁化の向きを示しており、矢印M13aおよび矢印M13bはそれぞれ、磁壁駆動層113のうち、磁壁DWを境界として第1磁化供給層114側の部分の磁化の向き、磁壁DWを境界として第2磁化供給層115側の部分の磁化の向きを示すものである。
 図13に示す通り、従来の磁壁駆動型MRAMでは、磁壁駆動層の両端部のそれぞれに磁化固定領域(第1領域113a、第2領域113b)を設けるためにその磁化固定領域に接合された磁化固定層(第1磁化供給層114、第2磁化供給層115)を備えていた。その構成によって、MRAMあるいはニューロモルフィックデバイスとして機能させる場合には少なくとも磁化方向は2方向以上の方向に磁化を固定する必要がある。また、電極構造として3種の磁性積層構造が必要である。これらの構造を作る条件として、一般的に平坦面に作成することと、真空一貫で成膜することが考えられる。しかしながら、この条件に合う製造方法は提案されていない。
[0007]
 本発明は、上記事情に鑑みてなされたものであり、従来の磁壁駆動型MRAMが備えていた2つの磁化固定層のうち、少なくとも一つの磁化固定層を不要とした磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子を提供することを目的とする。

課題を解決するための手段

[0008]
 本発明は、上記課題を解決するため、以下の手段を提供する。
[0009]
 (1)本発明の第1態様にかかる磁壁利用型アナログメモリ素子は、第1の方向に磁化が配向した磁化固定層と、前記磁化固定層の一面に設けられた非磁性層と、前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層に接し、前記磁壁駆動層に対して交差する方向に延在するスピン軌道トルク配線である。
[0010]
 (2)(1)に記載の態様にかかる磁壁利用型アナログメモリ素子において、前記スピン軌道トルク配線が前記磁壁駆動層よりも基板側(磁壁駆動層の非磁性層と接触する面とは反対側の面側)に設置されていてもよい。
[0011]
 (3)本発明の第2態様にかかる磁壁利用型アナログメモリ素子は、第1の方向に磁化が配向した磁化固定層と、前記磁化固定層の一面に設けられた非磁性層と、前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層と電気的に絶縁され、前記磁壁駆動層(前記磁壁駆動層の長手方向)に対して交差する方向に延在する磁場印加配線である。
[0012]
 (4)(3)に記載の態様にかかる磁壁利用型アナログメモリ素子において、前記磁場印加配線は、前記磁壁駆動層の面内磁化を供給可能に配置されていてもよい。
[0013]
 (5)(3)に記載の態様にかかる磁壁利用型アナログメモリ素子において、前記磁場印加配線は、前記磁壁駆動層の面直磁化を供給可能に配置されていてもよい。
[0014]
 (6)本発明の第3態様にかかる磁壁利用型アナログメモリ素子は、第1の方向に磁化が配向した磁化固定層と、前記磁化固定層の一面に設けられた非磁性層と、前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層に絶縁層を介して接続された電圧印加手段である。
[0015]
 (7)上記態様にかかる磁壁利用型アナログメモリ素子において、前記磁化固定層と、前記磁壁駆動層において前記第1の方向と反対の第2方向に磁化が配向した領域との間に電流を流す電流制御手段をさらに備えてもよい。
[0016]
 (8)本発明の第4態様にかかる磁壁利用型アナログメモリは、上記態様にかかる磁壁利用型アナログメモリ素子を複数備える。
[0017]
 (9)本発明の第5態様にかかる不揮発性ロジック回路は、上記態様にかかる磁壁利用型アナログメモリ素子がアレイ状に配置された磁壁利用型アナログメモリと、前記アレイ内あるいは前記アレイ外のいずれかにSTT-MRAMを備え、記憶機能と論理機能を有し、記憶機能として前記磁壁利用型アナログメモリ及び前記STT-MRAMを備えてなる。
[0018]
 (10)本発明の第5態様にかかる磁気ニューロ素子は、上記態様にかかる磁磁壁利用型アナログメモリ素子を備え、前記磁壁駆動層は、長手方向に並ぶ第1記憶部と、該第1記憶部を挟む第2記憶部および第3記憶部とを有し、前記第1記憶部、前記第2記憶部および前記第3記憶部のすべての記憶部に少なくとも一回は留まるように順に磁壁を移動させ得る書き込み電流を制御する制御回路を有する電流源を備える。

発明の効果

[0019]
 本発明の磁壁利用型アナログメモリ素子によれば、従来の磁壁駆動型MRAMが備えていた2つの磁化固定層のうち、少なくとも一つの磁化固定層を不要とした磁壁利用型アナログメモリ素子を提供できる。

図面の簡単な説明

[0020]
[図1] 本発明に係る磁壁利用型アナログメモリ素子の一例の断面模式図である。
[図2] 本発明の第1実施形態にかかる磁壁利用型アナログメモリ素子の斜視模式図を示す。
[図3] 図2に示した本発明の第1実施形態にかかる磁壁利用型アナログメモリ素子の断面模式図である。
[図4A] 磁壁駆動層中の磁壁の位置を模式的に示す断面模式図であり、磁化固定層の直下に磁壁がなく、磁化固定層の直下がすべて磁化固定層の磁化の向きと反平行の向きである場合の磁壁の位置の一例を示すものである。
[図4B] 磁壁駆動層中の磁壁の位置を模式的に示す断面模式図であり、磁化固定層の直下に磁壁がなく、磁化固定層の直下がすべて磁化固定層の磁化の向きと平行な向きである場合の磁壁の位置の一例を示すものである。
[図4C] 磁壁駆動層中の磁壁の位置を模式的に示す断面模式図であり、磁化固定層の直下に磁壁がある場合の一例を示すものである。
[図5] 第1実施形態にかかる磁壁利用型アナログメモリ素子の読み出し動作を示す図である。
[図6A] データの読み出し時の回路の一部を模式的に示した図であり、本実施形態にかかる磁壁利用型アナログメモリ素子のように磁化固定層の磁化と配向方向が反対の磁化が存在する方向に読み出し電流を流した場合の回路図である。
[図6B] データの読み出し時の回路の一部を模式的に示した図であり、磁化固定層の磁化と配向方向が同一の磁化が存在する方向に読み出し電流を流した場合の回路図である。
[図7] 第2実施形態にかかる磁壁利用型アナログメモリ素子の一例の斜視模式図である。
[図8] 第2実施形態にかかる磁壁利用型アナログメモリ素子の他の例の斜視模式図である。
[図9] 第3実施形態にかかる磁壁利用型アナログメモリ素子の一例の斜視模式図である。
[図10] 第3実施形態にかかる磁壁利用型アナログメモリ素子の他の例の斜視模式図である。
[図11] 本発明にかかる磁気ニューロ素子の一例の断面模式図である。
[図12] 本発明にかかる磁気ニューロ素子を用いた人工的な脳の概念を示す図である。
[図13] 従来の磁壁利用型アナログメモリ素子の一例の断面模式図である。
[図14] 磁気ニューロ素子をアレイ配置した積和演算回路である。

発明を実施するための形態

[0021]
 以下、本実施形態について、図面を用いてその構成を説明する。以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではない。
[0022]
(磁壁利用型アナログメモリ素子)
 図1は、本発明に係る磁壁利用型アナログメモリ素子の一例の断面模式図である。図1に示す磁壁利用型アナログメモリ素子は、磁化固定層1と、非磁性層2と、磁壁駆動層3と、第1磁化供給手段4と、第2磁化供給手段5とを備える。
 第1磁化供給手段4及び第2磁化供給手段5はそれぞれ、磁壁駆動層3に対して局所的に磁化反転を起こす(磁化を供給する)ことができる手段である。
 図1において、1磁化供給手段4及び第2磁化供給手段5は磁壁駆動層3と離間して配置しているが、これは一実施形態であって、本発明の磁壁利用型アナログメモリ素子では、第1磁化供給手段4及び第2磁化供給手段5は、具体的な手段によっては、磁壁駆動層3に直接接合する場合もあるし、層を介して接合する場合もある。
[0023]
 図1において、各層の積層方向すなわち、各層の主面に直交する方向(面直方向)をZ方向として定義している。各層はZ方向に直交するXY面に平行に形成されている。
[0024]
「磁化固定層」
 磁化固定層1は、磁化M1が第1の方向に配向し、固定された層である。ここで、磁化が固定されるとは、書き込み電流を用いた書き込み前後において磁化方向が変化しない(磁化が固定されている)ことを意味する。
 なお、本明細書において、「第1の方向」及び「第2の方向」における“方向”とは、平行な場合であっても向きが異なる場合には異なる方向、平行な場合であってかつ向きが同じ場合を同じ方向という意味で用いている。
[0025]
 図1に示す例では、磁化固定層1は磁化M1が面内磁気異方性(面内磁化容易軸)を有する面内磁化膜である。磁化固定層1は、面内磁化膜に限られず、垂直磁気異方性(垂直磁化容易軸)を有する垂直磁化膜であってもよい。
[0026]
 磁化固定層1が面内磁化膜であると、高いMR比を有し、読み込み時にスピントランスファートルク(STT)による影響を受けにくく、読み取り電圧を大きくできる。一方、素子を微小化したい場合には磁気異方性が大きく、反磁界が小さい、垂直磁化膜を用いることが好ましい。垂直磁化膜は、熱擾乱に対する耐性が大きいため、データが消去されにくい。
[0027]
 磁化固定層1には、公知の材料を用いることができる。例えば、Cr、Mn、Co、Fe及びNiからなる群から選択される金属及びこれらの金属を1種以上含み強磁性を示す合金を用いることができる。またこれらの金属と、B、C、及びNの少なくとも1種以上の元素とを含む合金を用いることもできる。具体的には、Co-FeやCo-Fe-Bが挙げられる。
[0028]
 また磁化固定層1には、Co FeSiなどのホイスラー合金を用いることもできる。
 ホイスラー合金は、X YZの化学組成をもつ金属間化合物を含み、Xは、周期表上でCo、Fe、Ni、あるいはCu族の遷移金属元素または貴金属元素であり、Yは、Mn、V、CrあるいはTi族の遷移金属でありXの元素種をとることもでき、Zは、III族からV族の典型元素である。例えば、Co FeSi、Co MnSiやCo Mn 1-aFe Al Si 1-bなどが挙げられる。
[0029]
 また磁化固定層1は反強磁性層、強磁性層、非磁性層から成るシンセティック構造であってもよい。シンセティック構造において磁化固定層1の磁化方向は反強磁性層によって強く保持される。そのため、磁化固定層1の磁化が外部からの影響を受けにくくなる。
[0030]
 磁化固定層1の磁化をXY面内に配向させる(磁化固定層1を面内磁化膜にする)場合は、例えば、NiFeを用いることが好ましい。一方で磁化固定層1の磁化をZ方向に配向させる(磁化固定層1を垂直磁化膜にする)場合は、例えば、Co/Ni積層膜、Co/Pt積層膜等を用いることが好ましい。例えば、磁化固定層1を[Co(0.24nm)/Pt(0.16nm)] /Ru(0.9nm)/[Pt(0.16nm)/Co(0.16nm)] /Ta(0.2nm)/FeB(1.0nm)とすると、垂直磁化膜となる。
[0031]
「非磁性層」
 非磁性層2は、磁化固定層1の一面に設けられている。磁壁利用型アナログメモリ素子100は、非磁性層2を介して磁化固定層1に対する磁壁駆動層3の磁化状態の変化を抵抗値変化として読み出す。すなわち、磁化固定層1、非磁性層2及び磁壁駆動層3は磁気抵抗効果素子として機能し、非磁性層2が絶縁体からなる場合はトンネル磁気抵抗(TMR)素子と似た構成であり、非磁性層2が金属からなる場合は巨大磁気抵抗(GMR)素子と似た構成である。
[0032]
 非磁性層2の材料としては、磁気抵抗効果素子の非磁性層に用いることができる公知の材料を用いることができる。非磁性層2が絶縁体からなる場合(トンネルバリア層である場合)、その材料としてAl 、SiO 、MgO、MgAl 、ZnAl 、MgGa 、ZnGa 、MgIn 、ZnIn 、及び、これらの材料の多層膜や混合組成膜等を用いることができる。またこれらの他にも、Al、Si、Mgの一部が、Zn、Be等に置換された材料等も用いることができる。これらの中でも、MgOやMgAl はコヒーレントトンネルが実現できる材料であるため、スピンを効率よく注入できる。一方で、非磁性層2が金属からなる場合は、その材料としてCu、Al、Ag等を用いることができる。
[0033]
「磁壁駆動層3」
 磁壁駆動層3は強磁性体材料からなる磁化自由層であり、その内部の磁化の向きは反転可能である。磁壁駆動層3は、磁化M3aが磁化固定層1と同じ第1の方向に配向した第1領域3aと、磁化M3bが第1の方向と反対の第2の方向に配向した第2領域3bと、これらの領域の界面をなす磁壁DWとを有する。磁壁DWを挟んで第1領域3aと第2領域3bの磁化の向きは反対である。磁壁DWは、磁壁駆動層3における第1領域3aと第2領域3bの構成比率が変化することで移動する。
[0034]
 磁壁駆動層3の材料には、磁気抵抗効果素子の磁化自由層に用いることができる公知の材料を用いることができ、特に軟磁性材料を適用できる。例えば、Cr、Mn、Co、Fe及びNiからなる群から選択される金属、これらの金属を1種以上含む合金、これらの金属とB、C、及びNの少なくとも1種以上の元素とが含まれる合金等を用いることができる。具体的には、Co-Fe、Co-Fe-B、Ni-Feが、磁壁駆動層3の材料として挙げられる。
[0035]
 磁壁駆動層3の材料には、飽和磁化が小さい材料を用いることもできる。例えば、MnGaAsやInFeAsは飽和磁化が小さいため、小さい電流密度で磁壁駆動させることができる。また、これらの材料の磁壁駆動速度が遅いため、アナログメモリにおいて使用する場合に好ましい。NiFeのような磁気異方性が弱い材料では磁壁駆動速度が速く100m/sec以上の速度で動作する。つまり、10nsecのパルスで、1μmの距離を移動する。したがって、磁壁駆動層を素子内でアナログ的に動かす場合には、高価は半導体回路を用いて微小なパルスを印可するか、集積度を犠牲にして磁壁駆動層を十分長くするなどの対応が必要となる。磁壁駆動速度が遅い材料の場合には、十分長いパルス電流や磁壁駆動層の長さが短い素子でのアナログメモリを形成することが可能である。
[0036]
 磁壁駆動層3の材料には、Mn X(X=Ga、Ge)の垂直磁化膜やCo/Ni、Co/Ptなどの多層膜による垂直磁化膜が好ましい。これらの材料は磁壁駆動のための電流密度が小さくても磁壁を駆動させることが可能である。
[0037]
 磁壁駆動層3がX方向に延在する長さは60nm以上であることが好ましい。60nm未満では単磁区になりやすく、磁壁駆動層3内に磁壁DWが形成されにくい。
[0038]
 磁壁駆動層3の厚さは磁壁駆動層として機能する限り、特に制限はないが、例えば、2~60nmとすることができる。磁壁駆動層3の厚さが60nm以上になると、積層方向に磁壁が形成される可能性が高まる。ただし、積層方向に磁壁が形成されるか否かは、磁壁駆動層3の形状異方性とのバランスによって生じる。磁壁駆動層3の厚さが60nm未満であれば、磁壁DWができることは考えにくい。
[0039]
 磁壁駆動層3は、層の側面に磁壁DWの移動を止める磁壁ピン止め部を有してもよい。
 例えば、磁壁駆動層3の磁壁DWの移動を止めたい位置に、凹凸、溝、膨らみ、くびれ、切り欠きなどを設けると、磁壁の移動を止める(ピンする)ことができる。磁壁ピン止め部を有すると、閾値以上の電流を流さないとそれ以上磁壁が移動しない構成とすることができ、出力信号をアナログ的ではなく、多値化し易くなる。
[0040]
 例えば、磁壁ピン止め部を所定の距離ごとに形成することにより、磁壁DWをより安定的に保持することができ、安定的な多値記録を可能にし、より安定的に多値化された出力信号を読み出すことを可能にする。
[0041]
「第1磁化供給手段、第2磁化供給手段」
 図13に示した従来の磁壁駆動型MRAMでは、図1に示す第1磁化供給手段4及び第2磁化供給手段5に相当する手段はいずれも磁化が固定された磁化供給層であった(図13の第1磁化供給層114及び第2磁化供給層115参照)。
 これに対して、本発明の磁壁利用型アナログメモリ素子では、第1磁化供給手段4及び第2磁化供給手段5のうち、少なくとも一方の手段は磁化が固定された磁化供給手段(磁化供給層)ではなく、後述する磁化供給手段である点が、図13に示す従来の磁壁駆動型MRAMと異なる。他方の磁化供給手段は図13に示したような磁化が固定された磁化供給層であってもよい。
[0042]
 本発明の磁壁利用型アナログメモリ素子の理解を容易にするために、まず、図13を参照して従来の磁壁駆動型MRAMについて説明する。
 従来の磁壁駆動型MRAMにおいては、第1磁化供給層114または第2磁化供給層115との間に書込み電流が流れることで、第1磁化供給層114または第2磁化供給層115から磁壁駆動層113に磁化が供給される。
[0043]
 第1磁化供給層114及び第2磁化供給層115は、いずれも磁化が固定された強磁性体材料からなる層(強磁性層)である。第1磁化供給層114の磁化M14は、第1磁化供給層114が接する磁壁駆動層113の第1領域3aの磁化M3aと同一方向に配向している。すなわち、第1磁化供給層114の磁化M14は、磁化固定層111の磁化M1と同一方向に配向している。これに対し、第2磁化供給層115の磁化M15は、第2磁化供給層115が接する磁壁駆動層113の第2領域3bの磁化M3bと同一方向に配向している。すなわち、第2磁化供給層115の磁化M15は、磁化固定層111の磁化M1と反対方向に配向している。
[0044]
 磁壁駆動層113の第1磁化供給層114及び第2磁化供給層115と接している部分の磁化の向きは通常の使用では、書き換わることはない。第1磁化供給層114及び第2磁化供給層115と磁壁駆動層113が磁気的に結合し、安定化するためである。そのため、第1磁化供給層114及び第2磁化供給層115を磁化供給手段として用いると、磁壁DWを移動させても、磁壁DWは第1磁化供給層114及び第2磁化供給層115と接する部分より外側(X方向)に移動することは通常の使用ではない。磁壁DWの移動可能範囲が制限されることで、動作中に磁壁DWが無くなり単磁区化することを抑制できる。
 以上のようなメリットはあるものの、上述したような問題があり、本発明はその問題を解決するものである。
[0045]
 図2に、本発明の第1実施形態にかかる磁壁利用型アナログメモリ素子の斜視模式図を示す。
 図2を参照して、本発明の第1実施形態にかかる磁壁利用型アナログメモリ素子が備える第1磁化供給手段4及び第2磁化供給手段5について説明する。
[0046]
 磁壁利用型アナログメモリ素子101において、磁化供給手段は、磁壁駆動層3に接合し、磁壁駆動層3に対して交差する方向に延在する第1スピン軌道トルク配線14と第2スピン軌道トルク配線15である。以下、第1スピン軌道トルク配線14及び第2スピン軌道トルク配線15をまとめてスピン軌道トルク配線と言う場合がある。
 磁壁利用型アナログメモリ素子101はかかる構成を有することにより、磁化固定層を設置することがなくても、スピン軌道トルク配線の両端に電流を流すことにより磁壁駆動層に磁壁を導入することができ、また、スピン軌道トルク配線を介して磁壁駆動層に電流を流すことで、磁壁に移動させることができる。
[0047]
 スピン軌道トルク配線は、電流が流れるとスピンホール効果によって純スピン流が生成される材料からなる。スピン軌道トルク配線を構成する材料は、単体の元素からなる材料に限らないし、純スピン流が生成される材料で構成される部分と純スピン流が生成されない材料で構成される部分とからなるもの等であってもよい。
[0048]
 スピン軌道トルク配線は、非磁性の重金属を含んでもよい。ここで、重金属とは、イットリウム以上の比重を有する金属の意味で用いている。スピン軌道トルク配線は、非磁性の重金属だけからなってもよい。
[0049]
 この場合、非磁性の重金属は最外殻にd電子又はf電子を有する原子番号39以上の原子番号が大きい非磁性金属であることが好ましい。かかる非磁性金属は、スピンホール効果を生じさせるスピン軌道相互作用が大きいからである。スピン軌道トルク配線は、最外殻にd電子又はf電子を有する原子番号39以上の原子番号が大きい非磁性金属だけからなってもよい。
[0050]
 通常、金属に電流を流すとすべての電子はそのスピンの向きに関わりなく、電流とは逆向きに動くのに対して、最外殻にd電子又はf電子を有する原子番号が大きい非磁性金属はスピン軌道相互作用が大きいためにスピンホール効果によって電子の動く方向が電子のスピンの向きに依存し、純スピン流が発生しやすい。また、金属の合金であることが好ましい。合金は異なる金属元素が一つの構造内に存在するため、結晶構造の対称性が低下し、純スピン流が発生しやすくなる。さらに、好ましくは合金の金属元素の原子番号が十分異なることが好ましい。この場合、電子が感じる金属元素の軌道が大きく変化するため、より純スピン流が発生しやすくなる。
[0051]
 また、スピン軌道トルク配線は、磁性金属を含んでもよい。磁性金属とは、強磁性金属、あるいは、反強磁性金属を指す。非磁性金属に微量な磁性金属が含まれるとスピン軌道相互作用が増強され、スピン軌道トルク配線に流す電流に対するスピン流生成効率を高くできるからである。スピン軌道トルク配線は、反強磁性金属だけからなってもよい。
[0052]
 スピン軌道相互作用はスピン軌道トルク配線材料の物質の固有の内場によって生じるため、非磁性材料でも純スピン流が生じる。スピン軌道トルク配線材料に微量の磁性金属を添加すると、磁性金属自体が流れる電子スピンを散乱するためにスピン流生成効率が向上する。ただし、磁性金属の添加量が増大し過ぎると、発生した純スピン流が添加された磁性金属によって散乱されるため、結果としてスピン流が減少する作用が強くなる。したがって、添加される磁性金属のモル比はスピン軌道トルク配線の主成分のモル比よりも十分小さい方が好ましい。目安で言えば、添加される磁性金属のモル比は3%以下であることが好ましい。
[0053]
 また、スピン軌道トルク配線は、トポロジカル絶縁体を含んでもよい。スピン軌道トルク配線は、トポロジカル絶縁体だけからなってもよい。トポロジカル絶縁体とは、物質内部が絶縁体、あるいは、高抵抗体であるが、その表面にスピン偏極した金属状態が生じている物質である。物質にはスピン軌道相互作用という内部磁場のようなものがある。そこで外部磁場が無くてもスピン軌道相互作用の効果で新たなトポロジカル相が発現する。これがトポロジカル絶縁体であり、強いスピン軌道相互作用とエッジにおける反転対称性の破れにより純スピン流を高効率に生成することができる。
[0054]
 トポロジカル絶縁体としては例えば、SnTe、Bi 1.5Sb 0.5Te 1.7Se 1.3、TlBiSe 、Bi Te 、(Bi 1-xSb Te などが好ましい。これらのトポロジカル絶縁体は、高効率にスピン流を生成することが可能である。
[0055]
 スピン軌道トルク配線は、磁壁駆動層3よりも基板(図示せず)側に設置されていることが好ましい。スピン軌道トルク配線が下にあることで、スピン軌道トルク配線の表面を平坦化することができ、磁壁駆動層とスピン軌道トルク層の界面でのスピン流の散乱を抑制し、少ない電流密度で局所的な磁化反転を引き起こすことができる。
[0056]
(その他の構成)
 磁壁駆動層3と非磁性層2の間に磁気結合層を設置してもよい。磁気結合層とは、磁壁駆動層3の磁化状態を転写する層である。磁壁駆動層3の主たる機能は磁壁を駆動させるための層であり、磁化固定層1と非磁性層2を介して生じる磁気抵抗効果に適した材料を選択できるとは限らない。一般的に、非磁性層2を用いたコヒーレントトンネル効果を生じさせるためには、磁化固定層1や磁気結合層はBCC構造の強磁性材料が良いことが知られている。特に、磁化固定層1や磁気結合層の材料として、Co-Fe-Bの組成の材料がスパッタによって作成した際に大きな出力が得られることが知られている。
[0057]
 また磁壁駆動層3のうち平面視して磁化固定層1と重なる部分の厚さは他の部分よりも厚くても良い。磁壁DWが非磁性層2の下部を移動する際、磁壁DWの断面積が増大することで電流密度が減少し、磁壁DWの移動速度が遅くなる。磁壁DWの移動速度が遅くなると、磁壁駆動層3の磁化固定層1と接する部分における第1領域3aと第2領域3bの構成比率を制御しやすく、出力データをアナログ値として読み出しやすくなる。
[0058]
 このような構造は、磁壁駆動層3、非磁性層2及び磁化固定層1を連続成膜で成膜し、余計な部分を削り取ることによって作製できる。連続成膜を実施した場合には接合する層の間の結合が強くなり、より効率の高い磁気結合や出力が得られる。
[0059]
 またこの他、磁気抵抗効果素子に用いられる構成と同等の構成を用いることができる。
 例えば、各層は複数の層からなるものでもよいし、磁化固定層1の磁化方向を固定するための反強磁性層等の他の層を備えてもよい。
[0060]
「書き込み動作」
 図3は、図2に示した本発明の第1実施形態にかかる磁壁利用型アナログメモリ素子の断面模式図である。
 第1実施形態にかかる磁壁利用型アナログメモリ素子101において書き込みを行う際には、第1スピン軌道トルク配線14と第2スピン軌道トルク配線15の少なくとも一方に電流I 14、15を流すことによってスピンホール効果により生成される純スピン流、及び、スピン軌道トルク配線と磁壁駆動層3との間の界面に界面ラシュバ効果により生成したスピン蓄積(上向きスピン又は下向きスピンの一方が多く存在している状態)によって発生する純スピン流を利用する。
[0061]
 スピンホール効果は、材料に電流を流した場合にスピン軌道相互作用に基づき、電流の向きと直交する方向に純スピン流が誘起される現象である。スピン軌道トルク配線の延在方向に電流を流すと、一方向に配向した第1スピンと反対方向に配向した第2スピンとがそれぞれ電流と直交する方向に曲げられる。通常のホール効果とスピンホール効果とは運動(移動)する電荷(電子)が運動(移動)方向を曲げられる点で共通するが、通常のホール効果は磁場中で運動する荷電粒子がローレンツ力を受けて運動方向を曲げられるのに対して、スピンホール効果では磁場が存在しないのに電子が移動するだけ(電流が流れるだけ)で移動方向が曲げられる点で大きく異なる。
[0062]
 非磁性体(強磁性体ではない材料)では第1スピンの電子数と第2スピンの電子数とが等しい。そのため、例えば図中で上方向に向かう第1スピンの電子数と下方向に向かう第2スピンの電子数は等しい。第1スピンの電子の流れをJ 、第2スピンの電子の流れをJ 、スピン流をJ と表すと、J =J -J で定義される。J は分極率が100%の電子の流れである。すなわち、スピン軌道トルク配線内において、電荷の正味の流れとしての電流はゼロであり、この電流を伴わないスピン流は特に純スピン流と呼ばれる。
[0063]
 純スピン流が生じているスピン軌道トルク配線を磁壁駆動層3に接合すると、所定の方向に配向したスピンが磁壁駆動層3に拡散して流れ込む。
[0064]
 界面ラシュバ効果の詳細なメカニズムについては明らかでないが、以下のように考えられる。異種材料間の界面においては、空間反転対称性が破れていて、面直方向にポテンシャル勾配が存在しているとみなされる。このような面直方向にポテンシャル勾配がある界面に沿って電流が流れる場合、つまり電子が2次元の面内を運動する場合、電子の運動方向と垂直且つ面内の方向において有効磁場がスピンに作用して、その有効磁場の方向にスピンの向きが揃う。これにより、界面にスピン蓄積が形成される。そして、このスピン蓄積は、面外に拡散する純スピン流を生じさせる。
[0065]
 例えば、図2においてスピン軌道トルク配線と磁壁駆動層3の界面は異種材料間の界面に対応する。そのため、スピン軌道トルク配線の磁壁駆動層3側の面には所定の方向に配向したスピンが蓄積する。蓄積したスピンは、エネルギー的な安定を得るために、磁壁駆動層3に拡散し流れ込む。
[0066]
 磁壁駆動層3に拡散し流れ込むスピンの向きは、第1スピン軌道トルク配線14及び第2スピン軌道トルク配線15に流す電流の向きで変更できる。磁壁駆動層3の第1領域3aには磁化M 3aと同一方向のスピンが、磁壁駆動層3の第2領域3bには磁化M 3bと同一方向のスピンが、供給されるようにする。
[0067]
 このように、第1スピン軌道トルク配線14と第2スピン軌道トルク配線15の少なくとも一方に電流I 14、15を流すことで、磁壁駆動層3に所定の方向のスピンを供給することができ、その結果、磁壁駆動層3内の磁壁の位置を移動することができる。
[0068]
 図4Aに、磁壁の位置が図3に示した位置とは異なる位置に移動した状態を示す。
 磁壁DWの位置が変動すると、磁壁駆動層3の磁化固定層1と接触する部分の磁化状態が変化する。例えば、図4Aに示すように磁壁駆動層3の磁化固定層1と接触する部分の磁化状態が、磁化固定層1の磁化M1と反平行の場合を“0”、図4Bに示すように磁壁駆動層3の磁化固定層1と接触する部分の磁化状態が、磁化固定層1の磁化M1と平行の場合を“1”とすることでデータを2値で記録できる。また、図4Cのように磁壁駆動層3の磁化固定層1と接触する部分に磁壁DWがある場合において、磁壁駆動層3における磁化M3aと磁化M3bの構成比率が変化する。変動する抵抗値に複数の閾値を設けることで、データを多値で記録できる。
[0069]
 また、磁壁DWの移動量(移動距離)は、書き込み電流I 14、15の大きさ、時間を調整することによって可変に制御することができる。書き込み電流の大きさ、時間は例えば、パルス数あるいはパルス幅によって磁壁DWの移動量(移動距離)を設定してもよい。
[0070]
 本発明の磁壁利用型アナログメモリ素子では、第1磁化供給手段4及び第2磁化供給手段5のうち、少なくとも一方の手段は磁化が固定された磁化供給層(図13の第1磁化供給層114及び第2磁化供給層115参照)ではない。磁壁駆動層3の磁化固定層1を挟んだ2つの端部のうち、磁化が固定された磁化供給層が接合されていない端部では、磁壁が、磁壁駆動層3の橋に達して単磁区化することがある。この場合は、書き込む際に、磁化供給手段を用いて磁壁駆動層内に磁壁を導入した後に、磁壁を磁化固定層1の下に移動して書き込むことができる。
 第1磁化供給手段4及び第2磁化供給手段5のいずれも、磁化が固定された磁化供給層ではない場合例えば、第1実施形態の場合、第1スピン軌道トルク配線14及び第2スピン軌道トルク配線15に対して互いに逆向きに電流を流すことによって、互いに反平行の磁化を導入することによって磁壁を導入することができる。他の実施形態の場合も同様であり、第1磁化供給手段4及び第2磁化供給手段5のそれぞれから互いに反平行の磁化を導入することによって磁壁を導入することができる。
[0071]
「読み出し動作」
 次いで、データの読み出し動作について説明する。図5は、本実施形態にかかる磁壁利用型アナログメモリ素子101の読み出し動作を示す図である。
[0072]
 図5に示すように、データの読み出し時には、磁化固定層1の磁化M1と配向方向が反対の磁化M3bが存在する方向に読み出し電流を流すことが好ましい。すなわち、磁化固定層1と磁壁駆動層3の第2領域3bと電極6Aとの間に読み出し電流を流す方が、磁化固定層1と磁壁駆動層3の第2領域3bと電極6Bとの間に読み出し電流を流すより好ましい。電流I の流れ方向は、電流制御手段によって制御する。磁化固定層1の磁化M1と配向方向が反対の磁化M3bが存在する方向に電流I を流すことで、磁壁利用型アナログメモリ素子101の抵抗値変化が線形になり、データをより正確に多値で読み出すことができる。この理由について以下に説明する。
[0073]
 磁壁駆動層3の第1領域3aの磁化M3aは、磁化固定層1の磁化M1と平行に配向している。これに対し、磁壁駆動層3の第2領域3bの磁化M3bは、磁化固定層1の磁化M1と反平行に配向している。すなわち、磁化固定層1と第1領域3aの界面は低抵抗であり、磁化固定層1と第2領域3bの界面は高抵抗である。
[0074]
 図6A及び図6Bは上記理由を概念的に示すために、データの読み出し時の回路の一部を模式的に示した図であり、図6Aは本実施形態にかかる磁壁利用型アナログメモリ素子のように磁化固定層1の磁化M1と配向方向が反対の磁化M3bが存在する方向に読み出し電流I を流した場合(図5の点線)の回路図であり、図6Bは磁化固定層1の磁化M1と配向方向が同一の磁化M3aが存在する方向に読み出し電流を流した場合の回路図である。
[0075]
 磁化固定層1の磁化M1と配向方向が反対の磁化M3bが存在する第2領域3b側に読み出し電流I を流す場合、図4Aに示すように、磁化固定層1と第1領域3aとの界面における抵抗R 3aを有する電流経路I 3aと、磁化固定層1と第2領域3bの界面における抵抗R 3bを有する電流経路I 3bと、を有する並列回路が形成される。磁化固定層1と第1領域3aとの界面における抵抗R 3a及び磁化固定層1と第2領域3bの界面における抵抗R 3bは、磁化固定層1と接する磁壁駆動層3における磁壁DWの位置により変化する可変抵抗とみなせる。
[0076]
 また読み出し電流I は最終的に第2領域3b側へ向かうため、磁化固定層1と第1領域3aとの界面を流れる電流は必ず、第1領域3aと第2領域3bの間の磁壁DWを通過する。すなわち、電流経路I 3aには磁壁DW界面における抵抗R DWが重畳される。磁壁DWは位置が変動するだけで抵抗状態は大きく変動しないため、抵抗R DWは固定抵抗とみなせる。
[0077]
 これに対し、磁化固定層1の磁化M1と配向方向が同一の磁化M3aが存在する第1領域3a側に読み出し電流を流す場合も、図4Bに示すように、磁化固定層1と第1領域3aとの界面における抵抗R 3aを有する電流経路I 3aと、磁化固定層1と第2領域3bの界面における抵抗R 3bを有する電流経路I 3bと、を有する並列回路が形成される。一方で、最終的に読み出し電流は第1領域3a側へ向かうため、磁化固定層1と第2領域3bとの界面を流れた電流は必ず、第1領域3aと第2領域3bの間の磁壁DWを通過する必要がある。すなわち、電流経路I 3bに磁壁DW界面における抵抗R DWが重畳される。
[0078]
 ここで上述のように、磁化固定層1と第1領域3aの界面の抵抗R 3aは、磁化固定層1と第2領域3bの界面の抵抗R 3bより低抵抗である。図4Bに示すように、磁壁DWの界面における抵抗R DWが高抵抗な抵抗R 3bが存在する電流経路I 3bに存在すると、電流経路I 3bの総抵抗が大きくなり、読み出し電流の多くは電流経路I 3aを流れる。そのため、磁化固定層1の磁化M1と配向方向が同一の磁化M3aが存在する第1領域3a側に読み出し電流I を流す場合、磁壁利用型アナログメモリ素子100の抵抗値変化として主として読み出されるのは、磁化固定層1と第1領域3aの界面の抵抗R 3aの抵抗値変化であり、磁化固定層1と第2領域3bの界面の抵抗R 3bの抵抗値変化は大きな寄与を与えない。
[0079]
 これに対し、図4Aに示すように、磁壁DWの界面における抵抗R DWが低抵抗な抵抗R 3aが存在する電流経路I 3aに存在すると、電流経路I 3aの総抵抗が大きくなり、電流経路I 3aに流れる読み出し電流と電流経路I 3bに流れる読み出し電流の分配比率は平均化される。そのため、磁化固定層1の磁化M1と配向方向が反対の磁化M3bが存在する第2領域3b側に読み出し電流I を流す場合、読み出し電流は電流経路I 3a及び電流経路I 3bのいずれにも流れ、磁化固定層1と第1領域3aの間の抵抗R 3aの抵抗値変化と、磁化固定層1と第2領域3bの間の抵抗R 3bの抵抗値変化とを重畳したものが磁壁利用型アナログメモリ素子100の抵抗値変化として読み出される。
[0080]
 このように読み出し時の電流I の流れ方向を電流制御手段によって制御することで、回路上二つの抵抗R 3a、R 3b(可変抵抗)の抵抗値変化を磁壁利用型アナログメモリ素子100の抵抗値変化として読み出すことができ、データの読み出しをより精密に行うことができる。
[0081]
 なお、読み出し時の電流I の一部は、磁壁DWを貫通する方向(X方向)に流れる。
 この際に磁壁DWが移動し、読み出し時に書込み状態が変わることも想定されるが、読み出し時に印加する電流I は、書き込み時に印加する電流I W1、I W2より小さい。そのため、読み出し時に印加する電流I を調整することで、磁壁DWの移動は抑制できる。
[0082]
 上述のように、第1実施形態にかかる磁壁利用型アナログメモリ素子100は、書き込み時に磁壁駆動層3の磁化固定層1と接触する部分における第1領域3aと第2領域3bの構成比率を調整し、磁壁DWを移動させることで、データを多値で記録できる。また読み出し時の電流I の流れ方向を電流制御手段によって制御することで、磁壁利用型アナログメモリ素子100の抵抗値変化が磁壁駆動により線形に変化し、アナログ値をより正確に測定できる。
[0083]
 電流制御手段は、読出し時に磁化固定層1から磁壁駆動層3の第2領域3b側に電流が流れるように制御する制御手段である。
 特許文献4には、磁気抵抗効果素子の抵抗値変化によりデータを読み出すことしか記載されておらず、読出し電流をどのように印加すべきかについては記載されていない。そのため、磁化状態(磁壁の位置)に応じて変化する抵抗値変化が線形にならず、多値的に書き込んだ情報を安定的に読み出すことができない場合があったが、この電流制御手段によれば、多値的に書き込んだ情報を安定的に読み出すことができる。
 電流制御手段の一つとして、読出し時に磁化固定層1、第1領域3a及び第2領域3bの電位を調整する電位制御手段がある。例えば、磁化固定層1と第1領域3aとを等電位とし、第2領域3bの電位を磁化固定層1の電位より低く設定する。このように設定すると、読出し時には磁化固定層1から第2領域3bに向かって電流が流れる。
 またこの他に、電流制御手段としてダイオード等の整流素子を用いてもよい。ダイオード等を用いて、読出し時には磁化固定層1から第2領域3bに向かって電流が流れるように制御してもよい。
[0084]
「第2実施形態」
 図7は、第2実施形態にかかる磁壁利用型アナログメモリ素子102の斜視模式図である。第2実施形態にかかる磁壁利用型アナログメモリ素子102は、磁化供給手段が異なる点が第1実施形態にかかる磁壁利用型アナログメモリ素子101と異なる。その他の構成は、第1実施形態にかかる磁壁利用型アナログメモリ素子101と同一であり、同一の構成には同一の符号を付している。
[0085]
 第2実施形態かかる磁壁利用型アナログメモリ素子102において磁化供給手段は、磁壁駆動層3と電気的に絶縁され、磁壁駆動層3に対して交差する方向に延在する第1磁場印加配線24と第2磁場印加配線25である。
[0086]
 第2実施形態にかかる磁壁利用型アナログメモリ素子102は磁化供給手段が異なるため、書き込み時の動作が異なる。磁壁利用型アナログメモリ素子101を書き込む際には、第1磁場印加配線24と第2磁場印加配線25の少なくとも一方に電流I 24、25を流す。第1磁場印加配線24及び第2磁場印加配線25は、電流I 24、25が流れるとアンペールの法則から磁場M 24、M 25が発生する。
[0087]
 第1磁場印加配線24に流す電流I 24と第2磁場印加配線25に流す電流I 25との向きは反対とする。電流の向きを反対にすることで、それぞれの配線の周囲に生じる磁場M 24、M 25の向きが反対となる。第1磁場印加配線24が生み出す磁場M 24は磁壁駆動層3に+Xの磁場M 24を与え、第2磁場印加配線25が生み出す磁場M 15は、磁壁駆動層3に-Xの磁場M 25を与える。すなわち、第1磁場印加配線24及び第2磁場印加配線25に流すことで、磁壁駆動層3の第1領域3aと第2領域3bの構成比率を変更し、磁壁DWの位置が移動を動かすことができ、データを多値で記録できる。
[0088]
 データの読み出し時は、第1実施形態にかかる磁壁利用型アナログメモリ素子101と同様に、電流の流れ方向を磁化固定層1と磁壁駆動層3の第2領域3bとの間に制御することで、データを正確に読み出すことができる。
[0089]
 第1磁場印加配線24及び第2磁場印加配線25に用いられる材料は導電性に優れるものであれば特に問わない。例えば、金、銀、銅、アルミニウム等を用いることができる。
[0090]
 また図8に示す磁壁利用型アナログメモリ素子103のように、磁化固定層1及び磁壁駆動層3の磁化の向きがZ方向に配向している場合は、第1磁場印加配線24及び第2磁場印加配線25の位置関係及び電流I 24、25を流す方向を調整することで、磁壁DWの位置を移動させることができる。
[0091]
「第3実施形態」
 図9は、第3実施形態にかかる磁壁利用型アナログメモリ素子104の斜視模式図である。第3実施形態にかかる磁壁利用型アナログメモリ素子104は、磁化供給手段が異なる点が第1実施形態にかかる磁壁利用型アナログメモリ素子101と異なる。その他の構成は、第1実施形態にかかる磁壁利用型アナログメモリ素子101と同一であり、同一の構成には同一の符号を付している。
[0092]
 第3実施形態かかる磁壁利用型アナログメモリ素子104において磁化供給手段は、磁壁駆動層3に絶縁層36、37を介して接続された第1電圧印加端子34と第2電圧印加端子35である。以下、第1電圧印加端子34と第2電圧印加端子35をまとめて電圧印加端子と言う場合がある。
[0093]
 第3実施形態かかる磁壁利用型アナログメモリ素子104は磁化供給手段が異なるため、書き込み時の動作が異なる。磁壁利用型アナログメモリ素子104を書き込む際には、磁化固定層1と第1電圧印加端子34又は第2電圧印加端子35の間に電圧を印加する。
[0094]
 例えば、磁化固定層1と第1電圧印加端子34の間に電圧を印加すると、第1領域3aの磁化M 3aの一部が電圧の影響を受ける。電圧をパルスで印加すると磁化M 3aの一部は、電圧印加時にはZ方向に配向し、電圧印加が止まったタイミングで磁化容易方向+X方向又は-X方向に配向する。このZ方向に配向した磁化が+X方向又は-X方向に倒れるかは等確率であり、パルス電圧を印加するタイミング、回数、周期を調整することで、磁化M 3aの一部を+X方向から-X方向に配向させることができる。
[0095]
 このように、磁壁駆動層3に電圧をパルスで印加することで、磁壁駆動層3に所定の方向のスピンを供給することができる。その結果、磁壁駆動層3の第1領域3aと第2領域3bの構成比率が変更され、磁壁DWの位置が移動することで、データを多値で記録できる。
[0096]
 一方で、絶縁層36、37は読み込み時の電流の流れを阻害する。そのため、絶縁層36、37の存在は、磁壁利用型アナログメモリ素子104の出力特性を小さくするおそれがある。この場合は、図10に示す磁壁利用型アナログメモリ素子105のように、読み出し電流が流れる読み出し用配線38を設けてもよい。
[0097]
 以上、本発明の実施形態について図面を参照して詳述したが、各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、及びその他の変更が可能である。
[0098]
 磁化供給手段は、第1領域3aに磁化を供給する手段と、第2領域3bに磁化を供給する手段とが異なっていてもよい。例えば、第1領域3aに磁化を供給する手段が第1スピン軌道トルク配線14であり、第2領域3bに磁化を供給する手段が第2磁場印加配線25でもよい。このように、第1実施形態から第3実施形態にかかる磁化供給手段をそれぞれ組み合わせて配置してもよい。また磁化供給手段として、磁壁駆動層3に流す書き込み電流そのものをスピン偏極電流としてもよい。
[0099]
(磁壁利用型アナログメモリ)
 本実施形態にかかる磁壁利用型アナログメモリは、上述の実施形態にかかる磁壁利用型アナログメモリ素子を複数備える。複数の磁壁利用型アナログメモリ素子はアレイ状に配置してもよい。
[0100]
(不揮発性ロジック回路)
 本実施形態にかかる不揮発性ロジック回路は、本実施形態にかかる磁壁利用型アナログメモリ素子がアレイ状に配置され、アレイ内あるいはアレイ以外のいずれかにSTT-MRAMを備え、記憶機能と論理機能を有し、記憶機能として磁壁利用型アナログメモリ素子及びSTT-MRAMを備えてなる。
 磁壁利用型アナログメモリ素子とSTT-MRAMは同一の工程で作製することが可能であるため、コストの削減が可能である。また、デジタル的であるSTT-MRAMがアレイ状に配置された磁壁利用型アナログメモリ素子と同一回路に設置されることで、入出力をデジタル化し、内部ではアナログで処理することが可能なロジックを形成することができる。
[0101]
(磁気ニューロ素子)
 図11は、本実施形態に係る磁気ニューロ素子の一例の断面模式図である。本実施形態にかかる磁気ニューロ素子300は、上述の磁壁利用型アナログメモリ素子と、制御回路を有する電流源(図示略)とを備える。磁壁利用型アナログメモリ素子の磁壁駆動層3の長手方向には、第1記憶部301と該第1記憶部301を挟む第2記憶部302および第3記憶部303とがある。制御回路は、第1記憶部301、第2記憶部302および第3記憶部303のすべての記憶部に少なくとも一回は留まるように順に磁壁を移動させ得る書き込み電流を流す。
[0102]
 第1記憶部301は、磁壁駆動層3の平面視して磁化固定層1と重なる部分である。第2記憶部302及び第3記憶部303はいずれも、平面視して磁化固定層1と重ならない部分であり、前者は第2スピン軌道トルク配線15寄りの部分であり、後者は第1スピン軌道トルク配線14寄りの部分である。
[0103]
 磁気ニューロ素子はシナプスの動作を模擬する素子であり、本実施形態にかかる磁壁利用型アナログメモリ素子に制御回路を設けることで磁気ニューロ素子として利用できる。
[0104]
 シナプスは、外部からの刺激に対して線形な出力を持ち、また、逆向きの負荷が与えられた際にはヒステリシスがなく、可逆的に出力する。磁壁DWの駆動(移動)によって磁化固定層1と磁壁駆動層3のそれぞれの磁化方向が平行な部分の面積が連続的に変化すると、磁化固定層1と磁壁駆動層3のそれぞれの磁化方向が平行な部分に形成される電流経路と反平行な部分に形成される電流経路とによる並列回路が形成される。
[0105]
 磁壁駆動層3の磁壁DWが移動すると、磁化方向が平行な部分の面積率と磁化方向が反平行な部分の面積率との比が変化し、比較的線形な抵抗変化が得られる。また磁壁DWの移動は電流の大きさと印可される電流パルスの時間に依存する。そのため電流の大きさと向き、さらに、印可される電流パルスの時間を外部からの負荷として見なすことができる。
[0106]
(記憶の初期段階)
 例えば、まず、磁壁駆動層3の磁壁が-X方向に移動し、磁壁DWを第2記憶部302側の位置302aに配置させる。第1スピン軌道トルク配線14と第2スピン軌道トルク配線15の少なくとも一方に電流I 14、15を流すことによって、磁壁DWを+X方向に移動する。磁壁DWが磁化固定層1の第2磁化供給手段15側の端部302bに達するまでは磁壁DWが移動しても、読み出しの抵抗は変化しない。この状態(第2記憶部302内に磁壁DWが配置する場合)を記憶の初期段階と呼ぶ。記憶の初期段階ではデータとしての記録はされていないが、データを記録するための準備が整えられている状態である。
[0107]
(主記憶段階)
 磁壁DWが磁化固定層1の下部(平面視して重なる部分、第1記憶部301)を通過している間は、読み出し時の抵抗が変化する。電流を第1スピン軌道トルク配線14と第2スピン軌道トルク配線15の少なくとも一方に流すことを外部からの負荷とし、負荷にある程度比例した線形の抵抗値変化を読み出すことができる。これが主記憶段階である。すなわち、第1記憶部301内に磁壁DWが配置する場合を記憶の主記憶段階と呼ぶ。磁壁DWが磁化固定層1の一方のX方向の端部より外側にいる状態を記憶、あるいは、無記憶と定義し、磁壁DWが磁化固定層1の他方の端部より外側にいる状態を無記憶、あるいは、記憶と定義する。磁壁駆動層3に流れる電流の向きを逆にすると、逆の作用となる。
[0108]
(記憶の深層化段階)
 磁壁DWが磁化固定層1の第1磁化供給手段4側の端部303bに達して、磁化固定層1から離れる方向に磁壁DWが移動する際には、読み込みの出力は変化しない。しかしながら、磁壁DWが磁化固定層1から十分離れた後は、逆向きの負荷が印可されても、磁壁DWが磁化固定層1の端部303bに達するまでは読み込み時の出力は変化しない。すなわち、第3記憶部303に磁壁DWがいる際は、外部からの負荷が与えられても記憶を失わず、記憶が深層化されている。すなわち、第3記憶部303内に磁壁DWが配置する場合を記憶の深層化段階と呼ぶ。
[0109]
 なお、第1スピン軌道トルク配線14及び/又は第2スピン軌道トルク配線15に流す電流の向き(磁壁DWを駆動させる向き)を逆向きにすると、記憶の初期段階、主記憶段階および記憶の深層化段階と各記憶部との対応は逆となる。
[0110]
 このように磁壁利用型アナログメモリをシナプスの動作を模擬する磁気ニューロ素子として用いるためには、磁壁DWの移動を記憶の初期段階、主記憶段階および記憶の深層化段階を順に経る必要がある。磁壁DWの移動は、書き込み電流を流す電流源によって制御される。すなわち磁壁利用型アナログメモリは、少なくとも第1記憶部、第2記憶部および第3記憶部のすべての記憶部に少なくとも一回は留まるように順に磁壁を移動させ得る書き込み電流を流すように制御する制御回路を有する電流源(図示略)を備えることで、磁気ニューロ素子として機能する。第1記憶部301、第2記憶部302および第3記憶部303のそれぞれを何回の移動で磁壁が通過し切るかは、書き込み電流の条件によって決める。
[0111]
(記憶の忘却段階)
 無記憶状態に磁壁駆動層3の磁壁を移動させることによって、記憶を忘却することができる。また、外部磁場、熱、及び物理的な歪みを与えることによっても、磁壁の駆動や消失を生じさせることができる。磁壁利用型アナログメモリは、出力が一定の低抵抗と高抵抗の値を示すため、記憶と無記憶は定義によって決定される。また、磁壁駆動層3に電流を流す以外の方法で磁壁を移動や消失させる場合にはランダムとなるため、複数の磁壁利用型アナログメモリ間での情報の相関が失われる。これらを記憶の忘却段階と呼ぶ。
[0112]
(磁気ニューロ素子を用いた人工的な脳)
 本実施形態にかかる磁気ニューロ素子はシナプスの動きを模擬し、記憶の初期段階、主記憶段階、そして、記憶の深層化段階を経ることができるメモリである。すなわち、磁壁利用型アナログメモリを複数回路上に設置することで、脳の模擬をすることが可能である。一般的なメモリのように縦横に均等にアレイさせた配置では集積度が高い脳を形成することが可能である。
[0113]
 図12に示したように特定の回路を持った複数の磁気ニューロ素子を一つの塊として、これらをアレイ配置することで、外部負荷からの認識度が異なる脳を形成することが可能である。図14は磁気ニューロ素子をアレイ配置した積和演算回路である。図14の左方向からそれぞれの配線に同時に入力され、磁気ニューロ素子が記録している重みに基づいたそれぞれの出力を束ねて出力する回路である。例えば、色について感度の良い脳や言語の理解度が高い脳などの個性を生むことができる。つまり、外部のセンサから入手された情報を、視覚、味覚、触覚、嗅覚及び聴覚認識に最適化された五感領域で認識の処理を行い、さらに、論理的思考領域で判断することによって、次の行動を決定するというプロセスを形成させることが可能である。さらに、磁壁駆動層3の材料を変化させると、負荷に対する磁壁の駆動速度や磁壁の形成方法が変化するため、その変化を個性とした人工的な脳を形成することが可能となる。

産業上の利用可能性

[0114]
 従来の磁壁駆動型MRAMが備えていた2つの磁化固定層のうち、少なくとも一つの磁化固定層を不要とした磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子を提供することができる。

符号の説明

[0115]
 1  磁化固定層
 2  非磁性層
 3  磁壁駆動層
 3a  第1領域
 3b  第2領域
 4  第1磁化供給手段
 5  第2磁化供給手段
 14  第1スピン軌道トルク配線
 15  第2スピン軌道トルク配線
 24  第1磁場印加配線
 25  第2磁場印加配線
 34  第1電圧印加端子
 35  第2電圧印加端子
 36、37  絶縁層
 38  読み出し用配線
 100、101、102、103、104、105  磁壁利用型アナログメモリ素子
 300  磁気ニューロ素子
 301  第1記憶部
 302  第2記憶部
 303  第3記憶部
 DW  磁壁

請求の範囲

[請求項1]
 第1の方向に磁化が配向した磁化固定層と、
 前記磁化固定層の一面に設けられた非磁性層と、
 前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、
 前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、
 前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層に接し、前記磁壁駆動層に対して交差する方向に延在するスピン軌道トルク配線である、磁壁利用型アナログメモリ素子。
[請求項2]
 前記スピン軌道トルク配線が前記磁壁駆動層よりも基板側に設置されている、請求項1に記載の磁壁利用型アナログメモリ素子。
[請求項3]
 第1の方向に磁化が配向した磁化固定層と、
 前記磁化固定層の一面に設けられた非磁性層と、
 前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、
 前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、
 前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層と電気的に絶縁され、前記磁壁駆動層に対して交差する方向に延在する磁場印加配線である、磁壁利用型アナログメモリ素子。
[請求項4]
 前記磁場印加配線は、前記磁壁駆動層の面内磁化を供給可能に配置されている、請求項3に記載の磁壁利用型アナログメモリ素子。
[請求項5]
 前記磁場印加配線は、前記磁壁駆動層の面直磁化を供給可能に配置されている、請求項3に記載の磁壁利用型アナログメモリ素子。
[請求項6]
 第1の方向に磁化が配向した磁化固定層と、
 前記磁化固定層の一面に設けられた非磁性層と、
 前記磁化固定層に対して前記非磁性層を挟んで設けられた磁壁駆動層と、
 前記磁壁駆動層に前記第1の方向に配向した磁化を供給する第1磁化供給手段及び前記第1の方向と反対の前記第2の方向に配向した磁化を供給する第2磁化供給手段と、を備え、
 前記第1磁化供給手段及び前記第2磁化供給手段のうち少なくとも一方は、前記磁壁駆動層に絶縁層を介して接続された電圧印加手段である、磁壁利用型アナログメモリ素子。
[請求項7]
 読み出し時に、前記磁化固定層と、前記磁壁駆動層において前記第1の方向と反対の第2方向に磁化が配向した領域との間に電流を流す電流制御手段をさらに備えた請求項1~6のいずれか一項に記載の磁壁利用型アナログメモリ素子。
[請求項8]
 請求項1~7のいずれか一項に記載の磁壁利用型アナログメモリ素子を複数備えた磁壁利用型アナログメモリ。
[請求項9]
 請求項1~7のいずれか一項に記載の磁壁利用型アナログメモリ素子がアレイ状に配置された磁壁利用型アナログメモリと、前記アレイ内あるいは前記アレイ外のいずれかにSTT-MRAMと、を備え、
 記憶機能と論理機能を有し、記憶機能として前記磁壁利用型アナログメモリ素子及び前記STT-MRAMを備えてなる不揮発性ロジック回路。
[請求項10]
 請求項1~7のいずれか一項に記載の磁壁利用型アナログメモリ素子を備え、
 前記磁壁駆動層は、長手方向に並ぶ第1記憶部と、該第1記憶部を挟む第2記憶部および第3記憶部とを有し、
 前記第1記憶部、前記第2記憶部および前記第3記憶部のすべての記憶部に少なくとも一回は留まるように順に磁壁を移動させ得る書き込み電流を制御する制御回路を有する電流源を備えた磁気ニューロ素子。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4A]

[ 図 4B]

[ 図 4C]

[ 図 5]

[ 図 6A]

[ 図 6B]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]