WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018184572) MOLDING TECHNIQUE-BASED SEMICONDUCTOR PACKAGING METHOD AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/184572 International Application No.: PCT/CN2018/081954
Publication Date: 11.10.2018 International Filing Date: 04.04.2018
IPC:
H01L 23/31 (2006.01) ,H01L 23/28 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
28
Encapsulation, e.g. encapsulating layers, coatings
31
characterised by the arrangement
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
28
Encapsulation, e.g. encapsulating layers, coatings
Applicants: NINGBO SUNNY OPOTECH CO., LTD.[CN/CN]; 66-68 Shunyu Road Yuyao, Ningbo Zhejiang 315400, CN
Inventors: WANG, Mingzhu; CN
ZHAO, Bojie; CN
TANAKA, Takehiko; CN
CHEN, Zhenyu; CN
JIANG, Heng; CN
GUO, Nan; CN
Agent: INSIGHT INTELLECTUAL PROPERTY LIMITED; 19 A, Tower A, InDo Building No. 48A Zhichun Road, Haidian District Beijing 100098, CN
Priority Data:
201710224073.207.04.2017CN
201710709097.717.08.2017CN
201720365419.607.04.2017CN
201721042055.417.08.2017CN
Title (EN) MOLDING TECHNIQUE-BASED SEMICONDUCTOR PACKAGING METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ D'ENCAPSULATION DE SEMI-CONDUCTEUR À BASE DE TECHNIQUE DE MOULAGE ET DISPOSITIF À SEMI-CONDUCTEUR
(ZH) 基于模制工艺的半导体封装方法和半导体装置
Abstract:
(EN) Provided are a molding technique-based semiconductor packaging method and a semiconductor device. The packaging method comprises: retaining at least a portion of a compensation portion at at least a portion of a joint region formed between a first joint surface of a semiconductor element and a second joint surface of a package component to form a semi-finished semiconductor device; and upon hardening the package component, causing different degrees of deformation on respective parts of the compensation portion to compensate a difference between a deformation amplitude of the package component and a deformation amplitude of the semiconductor element so as to package the semiconductor element into a semiconductor device. The above method can prevent defects such as formation of cracks or deformation on a surface of the semiconductor element.
(FR) La présente invention porte sur un procédé d'encapsulation de semi-conducteur à base de technique de moulage et un dispositif à semi-conducteur. Le procédé d'encapsulation comprend : la retenue d'au moins une portion d'une portion de compensation au niveau d'au moins une portion d'une région de jonction formée entre une première surface de jonction d'un élément semi-conducteur et une seconde surface de jonction d'un composant d'encapsulation pour former un dispositif à semi-conducteur semi-fini; et lors du durcissement du composant d'encapsulation, provoquant différents degrés de déformation sur des parties respectives de la portion de compensation afin de compenser une différence entre une déformation d'amplitude du composant d'encapsulation et une amplitude de déformation de l'élément semi-conducteur de manière à encapsuler l'élément semi-conducteur dans un dispositif à semi-conducteur. Le procédé ci-dessus peut empêcher des défauts tels que la formation de fissures ou de déformation sur une surface de l'élément semi-conducteur.
(ZH) 本发明提供一基于模制工艺的半导体封装方法和半导体装置,其中所述封装方法首先使一补偿部的至少一部分被保持在一半导体元件的一第一结合面和一封装部件的一第二结合面之间形成的结合区域的至少一部分,以形成一半导体装置的半成品;其次在使所述封装部件硬化时,通过使所述补偿部的每个位置产生不同程度的变形的方式补偿所述封装部件的变形幅度和所述半导体元件的变形幅度的差异,以封装所述半导体元件而形成所述半导体装置,通过上述这样的方式,能够避免所述半导体元件的表面出现裂痕、变形等不良现象。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)