WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018180575) SOLID-STATE IMAGING ELEMENT, ELECTRONIC DEVICE, AND PRODUCTION METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/180575 International Application No.: PCT/JP2018/010393
Publication Date: 04.10.2018 International Filing Date: 16.03.2018
IPC:
H01L 27/146 (2006.01) ,H04N 5/369 (2011.01) ,H04N 5/374 (2011.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
14
including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
144
Devices controlled by radiation
146
Imager structures
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
369
SSIS architecture; Circuitry associated therewith
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
N
PICTORIAL COMMUNICATION, e.g. TELEVISION
5
Details of television systems
30
Transforming light or analogous information into electric information
335
using solid-state image sensors [SSIS]
369
SSIS architecture; Circuitry associated therewith
374
Addressed sensors, e.g. MOS or CMOS sensors
Applicants: SONY SEMICONDUCTOR SOLUTIONS CORPORATION[JP/JP]; 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventors: FUKUOKA Shinpei; JP
TOGASHI Hideaki; JP
Agent: NISHIKAWA Takashi; JP
INAMOTO Yoshio; JP
Priority Data:
2017-06980331.03.2017JP
Title (EN) SOLID-STATE IMAGING ELEMENT, ELECTRONIC DEVICE, AND PRODUCTION METHOD
(FR) ÉLÉMENT D'IMAGERIE À SEMICONDUCTEURS, DISPOSITIF ÉLECTRONIQUE, ET PROCÉDÉ DE FABRICATION
(JA) 固体撮像素子、電子機器、並びに製造方法
Abstract:
(EN) The present disclosure relates to: a solid-state imaging element which enables further reduction of the element layout area; an electronic device; and a production method. According to the present invention, a photoelectric conversion element provided on a first surface of a semiconductor substrate is connected to a floating diffusion and a gate of an amplifier transistor, which is provided on a second surface of the semiconductor substrate, via a through electrode that is provided between the first surface and the second surface of the semiconductor substrate and is connected to the photoelectric conversion element. With respect to this pixel structure, a dielectric layer is provided between through electrodes on the second surface, and a shield electrode is provided on the inner side of the dielectric layer when viewed from the second surface side. This dielectric layer is formed to be thicker than a gate insulating film of a transistor that is arranged on the second surface side. The present disclosure is applicable to, for example, a stacked backside-illuminated solid-state imaging element.
(FR) La présente invention concerne : un élément d'imagerie à semiconducteurs qui permet une réduction supplémentaire de la zone de disposition d'éléments ; un dispositif électronique ; et un procédé de production. Selon la présente invention, un élément de conversion photoélectrique disposé sur une première surface d'un substrat semiconducteur est connecté à une diffusion flottante et à une grille d'un transistor amplificateur, qui est disposée sur une seconde surface du substrat semi-conducteur, par l'intermédiaire d'une électrode traversante qui est disposée entre la première surface et la seconde surface du substrat semiconducteur et qui est connectée à l'élément de conversion photoélectrique. Par rapport à cette structure de pixel, une couche diélectrique est disposée entre les électrodes sur la seconde surface, et une électrode de blindage est disposée sur le côté interne de la couche diélectrique lorsqu'elle est vue depuis le second côté de surface. Cette couche diélectrique est formée pour être plus épaisse qu'un film isolant de grille d'un transistor qui est disposé sur le second côté de surface. La présente invention peut s'appliquer, par exemple, à un élément d'imagerie à semiconducteurs empilé rétro-éclairé.
(JA) 本開示は、素子レイアウト面積をより縮小することができるようにする固体撮像素子、電子機器、並びに製造方法に関する。 半導体基板の第1面に設けられた光電変換素子は、光電変換素子に接続され、半導体基板の第1面と第2面との間に設けられた貫通電極を介して、半導体基板の第2面に設けられたアンプトランジスタのゲートとフローティングディフュージョンとに接続されている。この画素構造においては、誘電体層が第2面の貫通電極の間に設けられており、第2面側から見て誘電体層の内側にシールド電極が設けられている。この誘電体層は、第2面側に配置されたトランジスタのゲート絶縁膜よりも厚く形成されている。本開示は、例えば、積層型で、裏面照射型の固体撮像素子に適用することができる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)