Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018166215) SHIFT REGISTER UNIT, ARRAY SUBSTRATE AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/166215 International Application No.: PCT/CN2017/109287
Publication Date: 20.09.2018 International Filing Date: 03.11.2017
IPC:
G09G 3/20 (2006.01) ,G11C 19/28 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
19
Digital stores in which the information is moved stepwise, e.g. shift registers
28
using semiconductor elements
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd. Chaoyang District Beijing 100015, CN
合肥鑫晟光电科技有限公司 HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国安徽省合肥市 新站区工业园内 Industrial Park Xinzhan Hefei, Anhui 230012, CN
Inventors:
钱先锐 QIAN, Xianrui; CN
李博 LI, Bo; CN
Agent:
北京三高永信知识产权代理有限责任公司 BEIJING SAN GAO YONG XIN INTELLECTUAL PROPERTY AGENCY CO., LTD.; 中国北京市 海淀区学院路蓟门里和景园A座1单元102室 A-1-102, He Jing Yuan, Ji Men Li, Xueyuan Road Haidian District Beijing 100088, CN
Priority Data:
201710161291.617.03.2017CN
Title (EN) SHIFT REGISTER UNIT, ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) UNITÉ REGISTRE À DÉCALAGE, SUBSTRAT DE RÉSEAU ET DISPOSITIF D'AFFICHAGE
(ZH) 移位寄存器单元、阵列基板和显示装置
Abstract:
(EN) A shift register unit (UN), an array substrate and a display device, belonging to the field of displays. In the shift register unit (UN): the gate electrode of a first transistor (M1) is connected to a third node (NET1), wherein one of the source electrode and the drain electrode thereof is connected to a first clock signal line (CK1), and the other is connected to a second node (PD); the gate electrode of a second transistor (M2) is connected to the third node (NET1), wherein one of the source electrode and the drain electrode thereof is connected to the third node (NET1), and the other is connected to the first clock signal line (CK1); a charging module (12) is used for setting the level of the third node (NET1) to to be an effective level when the level on a second clock signal line (CK2) is an effective level; and a storage module (11) is used for storing a threshold voltage (Vth) of the second transistor (M2) and for compensating the threshold voltage (Vth) of the first transistor (M1) by using the stored threshold voltage (Vth).
(FR) La présente invention a trait à une unité registre à décalage (UN), un substrat de réseau et un dispositif d’affichage, et s'applique au domaine des écrans. Dans l'unité registre à décalage (UN) : l'électrode grille d'un premier transistor (M1) est connectée à un troisième nœud (NET1), l'électrode source ou l'électrode déversoir de celui-ci étant connectée à une première ligne de signal d'horloge (CK1), et l'autre étant connectée à un deuxième nœud (PD) ; l'électrode grille d'un second transistor (M2) est connectée au troisième nœud (NET1), l'électrode source ou l'électrode déversoir de celui-ci étant connectée au troisième nœud (NET1), et l'autre étant connectée à la première ligne de signal d'horloge (CK1) ; un module de charge (12) sert à régler le niveau du troisième nœud (NET1) sur un niveau efficace lorsque le niveau sur une seconde ligne de signal d'horloge (CK2) est un niveau efficace ; et un module d'accumulation (11) permet d'accumuler une tension de seuil (Vth) du second transistor (M2) et de compenser la tension de seuil (Vth) du premier transistor (M1) à l'aide de la tension de seuil (Vth) accumulée.
(ZH) 一种移位寄存器单元(UN)、阵列基板和显示装置,属于显示领域。移位寄存器单元(UN)中:第一晶体管(M1)的栅极连接第三节点(NET1),源极和漏极中的一个连接第一时钟信号线(CK1),另一个连接第二节点(PD);第二晶体管(M2)的栅极连接第三节点(NET1),源极和漏极中的一个连接第三节点(NET1),另一个连接第一时钟信号线(CK1);充电模块(12)用于在第二时钟信号线(CK2)上为有效电平时将第三节点(NET1)处的电平置为有效电平;存储模块(11)用于存储第二晶体管(M2)的阈值电压(Vth),并利用已存储的阈值电压(Vth)补偿第一晶体管(M1)的阈值电压(Vth)。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)