WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018166037) PIXEL DRIVING CIRCUIT AND OLED DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/166037 International Application No.: PCT/CN2017/081248
Publication Date: 20.09.2018 International Filing Date: 20.04.2017
IPC:
G09G 3/3266 (2016.01) ,G09G 3/3233 (2016.01)
[IPC code unknown for G09G 3/3266][IPC code unknown for G09G 3/3233]
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; No.9-2, Tangming Rd, Guangming New District Shenzhen, Guangdong 518132, CN
Inventors: CAI, Yuying; CN
Agent: CHINA WISPRO INTELLECTUAL PROPERTY LLP.; Room A806 Zhongdi Building, China University of Geosciences Base No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057, CN
Priority Data:
201710156977.616.03.2017CN
Title (EN) PIXEL DRIVING CIRCUIT AND OLED DISPLAY DEVICE
(FR) CIRCUIT DE PILOTAGE DE PIXEL ET DISPOSITIF D'AFFICHAGE OLED
(ZH) 一种像素驱动电路及OLED显示装置
Abstract:
(EN) A pixel driving circuit (100, 200, 2) and an OLED display device (1). The pixel driving circuit (100, 200, 2) comprises: first, second, third and fourth thin film transistors (T1, T2, T3, T4), a capacitor (C1) and an organic light emitting diode (D1). The gate electrode of the third thin film transistor (T3) is connected to a scanning signal (Vsel1), the source electrode thereof is connected to the drain electrode of the fourth thin film transistor (T4), and the drain electrode thereof is connected to the source electrode of the first thin film transistor (T1); and the gate electrode of the fourth thin film transistor (T4) is connected to a data signal (Vdata1), and the source electrode thereof is connected to a second reference voltage signal (Vref2). In the pixel driving circuit (100, 200, 2), by means of introducing the fourth thin film transistor (T4), an electric current flowing through the first thin film transistor (T1) can be controlled by using the data signal (Vdata1) and the second reference voltage signal (Vref2) at the compensation stage (S1) for a threshold voltage. Thus, the threshold voltage of the first thin film transistor (T1), namely, a driving thin film transistor (T1), is compensated for.
(FR) L'invention concerne un circuit de pilotage de pixel (100, 200, 2) et un dispositif d'affichage OLED (1). Le circuit de pilotage de pixel (100, 200, 2) comprend : des premier, deuxième, troisième et quatrième transistors à couches minces (T1, T2, T3, T4), un condensateur (C1) et une diode électroluminescente organique (D1). L'électrode de gâchette du troisième transistor à couches minces (T3) est connectée à un signal de balayage (Vsel1), l'électrode de source de celui-ci est connectée à l'électrode de drain du quatrième transistor à couches minces (T4), et l'électrode de drain de celui-ci est connectée à l'électrode de source du premier transistor à couches minces (T1); et l'électrode de gâchette du quatrième transistor à couches minces (T4) est connectée à un signal de données (Vdata1), et l'électrode de source de celui-ci est connectée à un deuxième signal de tension de référence (Vref2). Dans le circuit de pilotage de pixel (100, 200, 2), en introduisant le quatrième transistor à couches minces (T4), un courant électrique circulant à travers le premier transistor à couches minces (T1) peut être commandé à l'aide du signal de données (Vdata1) et du deuxième signal de tension de référence (Vref2) au niveau de l'étage de compensation (S1) pour une tension de seuil. La tension de seuil du premier transistor à couches minces (T1), à savoir un transistor à couches minces de commande (T1), est ainsi compensée.
(ZH) 一种像素驱动电路(100,200,2)及OLED显示装置(1)。像素驱动电路(100,200,2)包括:第一、第二、第三、第四薄膜晶体管(T1、T2、T3、T4)、电容(C1)及有机发光二极管(D1);其中,第三薄膜晶体管(T3)的栅极与扫描信号(Vsel1)连接,源极与第四薄膜晶体管(T4)的漏极连接,漏极与第一薄膜晶体管(T1)的源极连接;第四薄膜晶体管(T4)的栅极与数据信号(Vdata1)连接,源极与第二参考电压信号(Vref2)连接。像素驱动电路(100,200,2)通过引入第四薄膜晶体管(T4),可以实现在阈值电压补偿阶段(S1)利用数据信号(Vdata1)和第二参考电压信号(Vref2)控制流经第一薄膜晶体管(T1)的电流,从而实现对第一薄膜晶体管(T1)也即驱动薄膜晶体管(T1)的阈值电压的补偿。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)