Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018163731) CONTROL CIRCUIT, SEMICONDUCTOR MEMORY DEVICE, INFORMATION PROCESSING DEVICE, AND CONTROL METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/163731 International Application No.: PCT/JP2018/005047
Publication Date: 13.09.2018 International Filing Date: 14.02.2018
IPC:
G11C 11/16 (2006.01) ,G11C 7/04 (2006.01) ,G11C 13/00 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02
using magnetic elements
16
using elements in which the storage effect is based on magnetic spin effect
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
04
with means for avoiding disturbances due to temperature effects
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
13
Digital stores characterised by the use of storage elements not covered by groups G11C11/, G11C23/, or G11C25/173
Applicants:
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventors:
手塚 宙之 TEZUKA, Hiroyuki; JP
Agent:
亀谷 美明 KAMEYA, Yoshiaki; JP
金本 哲男 KANEMOTO, Tetsuo; JP
萩原 康司 HAGIWARA, Yasushi; JP
松本 一騎 MATSUMOTO, Kazunori; JP
Priority Data:
2017-04496109.03.2017JP
Title (EN) CONTROL CIRCUIT, SEMICONDUCTOR MEMORY DEVICE, INFORMATION PROCESSING DEVICE, AND CONTROL METHOD
(FR) CIRCUIT DE COMMANDE, DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE COMMANDE
(JA) 制御回路、半導体記憶装置、情報処理装置及び制御方法
Abstract:
(EN) [Problem] To provide a control circuit that is capable of reliably generating a reference potential while suppressing an increase in power consumption or an increase in cost. [Solution] This control circuit performs a control such that writing is individually performed for a first reference element and a second element, wherein the first reference element is set to a first resistance state when a reference potential, which is to be used for reading data from a memory element, is generated, and the second reference element is different from the first reference element and is set to a second resistance state different from the first resistance state when the reference potential is generated.
(FR) [Problème] Fournir un circuit de commande qui est capable de générer de manière fiable un potentiel de référence tout en supprimant une augmentation de la consommation d'énergie ou une augmentation du coût. La solution selon l'invention porte sur un circuit de commande qui effectue une commande de sorte que l'écriture soit effectuée individuellement pour un premier élément de référence et un second élément, le premier élément de référence étant réglé à un premier état de résistance lorsqu'un potentiel de référence, qui doit être utilisé pour lire des données à partir d'un élément de mémoire, est généré, et le second élément de référence est différent du premier élément de référence et est réglé à un second état de résistance différent du premier état de résistance lorsque le potentiel de référence est généré.
(JA) 【課題】消費電力の増加やコストの増大を抑えつつ、確実な参照電位の生成が可能な制御回路を提供する。 【解決手段】メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第1の抵抗状態に設定された第1の参照素子と、前記参照電位を生成する際の、前記第1の抵抗状態とは異なる第2の抵抗状態に設定された、前記第1の参照素子と異なる第2の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)