Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018161835) OPENINGS LAYOUT OF THREE-DIMENSIONAL MEMORY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/161835 International Application No.: PCT/CN2018/077716
Publication Date: 13.09.2018 International Filing Date: 01.03.2018
IPC:
H01L 27/11551 (2017.01) ,H01L 27/11524 (2017.01) ,H01L 27/1157 (2017.01) ,H01L 27/11578 (2017.01)
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!][IPC code unknown for H01L 27/1157][IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
Applicants:
YANGTZE MEMORY TECHNOLOGIES CO., LTD. [CN/CN]; Room 7018, No.18, Huaguang Road, Guandong Science and Technology Industrial Park East Lake High-Tech Development Zone Wuhan, Hubei 430074, CN
Inventors:
HE, Jia; CN
HUANG, Haihui; CN
LIU, Fandong; CN
YANG, Yaohua; CN
HONG, Peizhen; CN
XIA, Zhiliang; CN
HUO, Zongliang; CN
FENG, Yaobin; CN
CHEN, Baoyou; CN
CAO, Qingchen; CN
Agent:
北京永新同创知识产权代理有限公司 NTD UNIVATION INTELLECTUAL PROPERTY AGENCY LTD.; 中国北京市 东城区北三环东路36号北京环球贸易中心C座10层 10th Floor, Tower C, Beijing Global Trade Center, 36 North Third Ring Road East, Dongcheng District Beijing 100013, CN
Priority Data:
201710134033.907.03.2017CN
Title (EN) OPENINGS LAYOUT OF THREE-DIMENSIONAL MEMORY DEVICE
(FR) AGENCEMENT D'OUVERTURES D'UN DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL
Abstract:
(EN) Semiconductor devices and methods for forming the semiconductor devices are disclosed. A method for forming device openings includes forming a material layer (600) over a first region (I) and a second region (II) of a substrate (200), the first region (I) being adjacent to the second region (II), forming a mask layer (500) over the material layer (600), the mask layer (500) covering the first region (I) and the second region (II), and forming a patterning layer (101) over the mask layer (500). The patterning layer (101) covers the first region (I) and the second region (II) and including openings corresponding to the first region (I). The plurality of openings includes a first opening (110) adjacent to a boundary between the first region (I) and the second region (II) and a second opening (120) further away from the boundary. Along a plane parallel to a top surface of the substrate (200), a size of the first opening (110) is greater than a size of the second opening (120).
(FR) La présente invention concerne des dispositifs à semi-conducteurs et des procédés de production des dispositifs à semi-conducteurs. Un procédé de formation d'ouvertures de dispositif comprend la formation d'une couche de matériau (600) sur une première région (I) et sur une seconde région (II) d'un substrat (200), la première région (I) étant adjacente à la seconde région (II), la formation d'une couche de masque (500) sur la couche de matériau (600), la couche de masque (500) recouvrant la première région (I) et la seconde région (II), et la formation d'une couche de formation de motifs (101) sur la couche de masque (500). La couche de formation de motifs (101) recouvre la première région (I) et la seconde région (II) et comprend des ouvertures correspondant à la première région (I). La pluralité d'ouvertures comprend une première ouverture (110), adjacente à une limite entre la première région (I) et la seconde région (II), et une seconde ouverture (120), éloignée de la limite. Une taille de la première ouverture (110) est supérieure à une taille de la seconde ouverture (120) le long d'un plan parallèle à une surface supérieure du substrat (200).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)