Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018161490) INTERFACE CIRCUIT, CHIP COMPRISING INTERFACE CIRCUIT AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/161490 International Application No.: PCT/CN2017/093707
Publication Date: 13.09.2018 International Filing Date: 20.07.2017
IPC:
H03K 19/0175 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
19
Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
0175
Coupling arrangements; Interface arrangements
Applicants:
深圳三地一芯电子有限责任公司 SHENZHEN SANDIYIXIN ELECTRONIC CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田街道环城南路5号坂田国际中心D栋508 508, D Building, Bantian International Center No.5 Crossing City Southern Road, Bantian Street, Longgang District Shenzhen, Guangdong 518000, CN
Inventors:
陈向兵 CHEN, Xiangbing; CN
Agent:
深圳市世纪恒程知识产权代理事务所 CENFO INTELLECTUAL PROPERTY AGENCY; 中国广东省深圳市 南山区南山大道3838号设计产业园金栋二层210-212(原南头城工业村11栋) Room 210-212, 2/F, Building "Golden" (Block11, Industrial Village of Former Nantou Cheng) Design Industrial Park, No 3838,Nanshan Road, Nanshan District Shenzhen, Guangdong 518052, CN
Priority Data:
201710133923.808.03.2017CN
Title (EN) INTERFACE CIRCUIT, CHIP COMPRISING INTERFACE CIRCUIT AND MANUFACTURING METHOD THEREFOR
(FR) CIRCUIT D'INTERFACE, PUCE COMPRENANT UN CIRCUIT D'INTERFACE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种接口电路、包含接口电路的芯片及其制作方法
Abstract:
(EN) An interface circuit, a chip comprising an interface circuit and a manufacturing method therefor. The interface circuit comprises: an I/O processing sub-circuit (101), a path selection sub-circuit (102) and at least two I/O ports (103, 104), wherein the I/O processing sub-circuit (101), the path selection sub-circuit (102) and the at least two I/O ports (103, 104) are successively electrically connected. A path selected by the path selection sub-circuit (102) enables a first electrical signal and a second electrical signal to be transmitted by means of the I/O ports correspondingly provided to a port of an external device for transmitting the first electrical signal and the second electrical signal, that is, the path selection sub-circuit (102) can customize, according to the arrangement of a port of an external device, the arrangement of the I/O ports for inputting and outputting signals of the interface circuit, so that the arrangement of the I/O ports for inputting and outputting signals of the interface circuit can be changed, so as to realize consistency between the arrangement of the I/O ports and the arrangement of the port of the external device, and there is no crossing or little crossing of connecting wires between ports, thereby reducing the complexity and cost of the making and packaging of a circuit board.
(FR) L'invention concerne un circuit d'interface, une puce comprenant un circuit d'interface et son procédé de fabrication. Le circuit d'interface comprend : un sous-circuit de traitement d'E/S (101), un sous-circuit de sélection de trajet (102) et au moins deux ports E/S (104), le sous-circuit de traitement d'E/S (101), le sous-circuit de sélection de trajet (102) et les au moins deux ports E/S (103, 104) étant connectés successivement électriquement. Un trajet sélectionné par le sous-circuit de sélection de trajet (102) permet à un premier signal électrique et à un second signal électrique d'être transmis au moyen des ports E/S de manière correspondante fournis à un port d'un dispositif externe pour transmettre le premier signal électrique et le second signal électrique, c'est-à-dire que le sous-circuit de sélection de trajet (102) peut personnaliser, selon l'agencement d'un port d'un dispositif externe, l'agencement des ports E/S pour entrer et sortir des signaux du circuit d'interface, de sorte que l'agencement des ports E/S pour entrer et sortir des signaux du circuit d'interface puisse être changé, de façon à réaliser une cohérence entre l'agencement des ports E/S et l'agencement du port du dispositif externe, et il n'y a pas ou peu de croisement de fils de connexion entre les ports, ce qui permet de réduire la complexité et le coût de fabrication et d'emballage d'une carte de circuit imprimé.
(ZH) 一种接口电路、包含接口电路的芯片及其制作方法。该接口电路包括:I/O处理子电路(101)、通路选择子电路(102)及至少两个I/O端口(103、104);I/O处理子电路(101)、通路选择子电路(102)及至少两个I/O端口(103、104)依次电性连接;通路选择子电路(102)选择的通路能够使第一、第二电信号通过与外置设备传输该第一、第二电信号的端口对应设置的I/O端口进行传输,即通路选择子电路(102)可以根据外置设备端口的排布来自定义接口电路信号输入、输出的I/O端口的排布,从而能够变化接口电路信号输入、输出的I/O端口的排布以实现I/O端口排布与外置设备端口的排布一致,使端口间的连线不交叉或少交叉,进而减少电路板的制作、封装的复杂度及成本。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)