Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018158341) METHOD FOR FASTENING A SEMICONDUCTOR CHIP ON A LEAD FRAME, AND ELECTRONIC COMPONENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/158341 International Application No.: PCT/EP2018/054975
Publication Date: 07.09.2018 International Filing Date: 28.02.2018
IPC:
H01L 33/00 (2010.01) ,H01S 5/022 (2006.01) ,H01L 23/00 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
33
Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
02
Structural details or components not essential to laser action
022
Mountings; Housings
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
Applicants:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Inventors:
WENDT, Mathias; DE
MÜLLER, Klaus; DE
TOMASINI, Laurent; AT
Agent:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Priority Data:
10 2017 104 276.801.03.2017DE
Title (EN) METHOD FOR FASTENING A SEMICONDUCTOR CHIP ON A LEAD FRAME, AND ELECTRONIC COMPONENT
(FR) PROCÉDÉ DE FIXATION D’UNE PUCE SEMI-CONDUCTRICE SUR UNE GRILLE DE CONNEXION ET COMPOSANT ÉLECTRONIQUE
(DE) VERFAHREN ZUM BEFESTIGEN EINES HALBLEITERCHIPS AUF EINEM LEITERRAHMEN UND ELEKTRONISCHES BAUELEMENT
Abstract:
(EN) The invention relates to a method for fastening a semiconductor chip (1) on a lead frame (3). The method comprises the following method steps: A) providing a semiconductor chip (1); B) applying a solder-metal layer sequence (2) onto the semiconductor chip (1); C) providing a lead frame (3); D) applying a metallization layer sequence (4) onto the lead frame (3); E) applying the semiconductor chip (1) over the solder-metal layer sequence (2) and the metallization layer sequence (4) onto the lead frame (3); F) heating the array generated under E) for fastening the semiconductor chip (1) onto the lead frame (3), wherein the solder-metal layer sequence (2) comprises a first metallic layer (2a) containing indium or an indium-tin alloy, a barrier layer (2b) arranged above the first metallic layer (2a), and a second metallic layer (2c) comprising gold, arranged between the barrier layer (2b) and the semiconductor chip (1).
(FR) L’invention concerne un procédé de fixation d’une puce semi-conductrice (1) sur une grille de connexion (3). Le procédé comporte les étapes suivantes : A) fournir une puce semi-conductrice (1), B) appliquer une succession de couches de métal de soudure (2) sur la puce semi-conductrice (1), C) fournir une grille de connexion (3), D) appliquer une succession de couches de métallisation (4) sur la grille de connexion (3), E) appliquer la puce semi-conductrice (1) sur la succession de couches de métal de soudure (2) et la succession de couches de métallisation (4) sur la grille de connexion (3), (F) chauffer l’ensemble réalisé en E) pour fixer la puce semi-conductrice (1) sur la grille de connexion (3). La succession de couches de métal de soudure (2) comprend - une première couche métallique (2a) comportant de l’indium ou un alliage indium-étain, - une couche barrière (2b) disposée par-dessus la première couche métallique (2a) et - une deuxième couche métallique (2c), contenant de l’or, disposée entre la couche barrière (2b) et la puce semi-conductrice (1).
(DE) Es wird ein Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Leiterrahmen (3) angegeben. Das Verfahren umfasst die Verfahrensschritte A) Bereitstellen eines Halbleiterchips (1), B) Aufbringen einer Lotmetall-Schichtenfolge (2) auf den Halbleiterchip (1), C) Bereitstellen eines Leiterrahmens (3), D) Aufbringen einer Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3), E) Aufbringen des Halbleiterchips (1) über die Lotmetall-Schichtenfolge (2) und die Metallisierungs-Schichtenfolge (4) auf den Leiterrahmen (3), F) Heizen der unter E) erzeugten Anordnung zur Befestigung des Halbleiterchips (1) auf dem Leiterrahmen (3), wobei die Lotmetall-Schichtenfolge (2) - eine erste metallische Schicht (2a) umfassend Indium oder eine Indium-Zinn-Legierung, - eine über der ersten metallischen Schicht (2a) angeordnete Barrierenschicht (2b) und - eine zwischen der Barrierenschicht (2b) und dem Halbleiterchip (1) angeordnete zweite metallische Schicht (2c) umfassend Gold umfasst.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)