Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018157598) CHIP PACKAGE SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/157598 International Application No.: PCT/CN2017/104927
Publication Date: 07.09.2018 International Filing Date: 30.09.2017
IPC:
H01L 23/367 (2006.01) ,H01L 23/38 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
34
Arrangements for cooling, heating, ventilating or temperature compensation
36
Selection of materials, or shaping, to facilitate cooling or heating, e.g. heat sinks
367
Cooling facilitated by shape of device
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
34
Arrangements for cooling, heating, ventilating or temperature compensation
38
Cooling arrangements using the Peltier effect
Applicants:
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang Shenzhen, Guangdong 518129, CN
Inventors:
符会利 FU, Huili; CN
付星 FU, Xing; CN
蔡树杰 CAI, Shujie; CN
张相雄 ZHANG, Xiangxiong; CN
Agent:
北京龙双利达知识产权代理有限公司 LONGSUN LEAD IP LTD.; 中国北京市 海淀区北清路68号院3号楼101 Rm. 101, Building 3 No. 68 Beiqing Road, Haidian District Beijing 100094, CN
Priority Data:
201710113267.528.02.2017CN
Title (EN) CHIP PACKAGE SYSTEM
(FR) SYSTÈME DE CONDITIONNEMENT DE PUCE
(ZH) 芯片封装系统
Abstract:
(EN) A chip package system, capable of reducing thermal crosstalk between chips inside of a package while enhancing the heat dissipation capacity of particular chips. The chip package system comprises: a plurality of chips (110), a substrate (150), a heat dissipating assembly, and at least one thermoelectric cooling sheet (140), wherein the heat dissipating assembly comprises a heat dissipating ring (120) and a heat dissipating cover (130); one end of the heat dissipating ring (120) is secured on the substrate (150), and the other end of the heat dissipating ring (120) opposite to the end secured on the substrate (150) is secured to the heat dissipating cover (130) and is used to support the heat dissipating cover (130); the plurality of chips (110) are arranged within a space defined by the substrate (150), the heat dissipating ring (120) and the heat dissipating cover (130), and each of the plurality of chips (110) is separated from other chips by means of a thermally insulating material (160) or air; each thermoelectric cooling sheet among the at least one thermoelectric cooling sheet (140) has one face that is a hot end, and the other face is a cooling end, wherein the cooling end of each thermoelectric cooling sheet (140) is arranged at a side close to the plurality of chips (110) and is used for absorbing the heat of the chips (110), and the hot end of each thermoelectric cooling sheet (140) is used to guide the heat absorbed by the cooling end out by means of the hot end.
(FR) L'invention concerne un système de conditionnement de puce, capable de réduire la diaphonie thermique entre les puces à l'intérieur d'un emballage tout en améliorant la capacité de dissipation de chaleur de puces particulières. Le système de conditionnement de puce comprend : une pluralité de puces (110), un substrat (150), un ensemble de dissipation de chaleur et au moins une feuille de refroidissement thermoélectrique (140), l'ensemble de dissipation de chaleur comprenant une bague de dissipation de chaleur (120) et un couvercle de dissipation de chaleur (130); une extrémité de la bague de dissipation de chaleur (120) est fixée sur le substrat (150), et l'autre extrémité de la bague de dissipation de chaleur (120) opposée à l'extrémité fixée sur le substrat (150) est fixée au couvercle de dissipation de chaleur (130) et est utilisée pour supporter le couvercle de dissipation de chaleur (130); la pluralité de puces (110) sont agencées à l'intérieur d'un espace défini par le substrat (150), la bague de dissipation de chaleur (120) et le couvercle de dissipation de chaleur (130), et chaque puce de la pluralité de puces (110) est séparée d'autres puces au moyen d'un matériau thermoisolant (160) ou de l'air; chaque feuille de refroidissement thermoélectrique parmi l'au moins une feuille de refroidissement thermoélectrique (140) a une face qui est une extrémité chaude, et l'autre face est une extrémité de refroidissement, l'extrémité de refroidissement de chaque feuille de refroidissement thermoélectrique (140) est disposée sur un côté proche de la pluralité de puces (110) et est utilisée pour absorber la chaleur des puces (110), et l'extrémité chaude de chaque feuille de refroidissement thermoélectrique (140) est utilisée pour guider la chaleur absorbée par l'extrémité de refroidissement à l'extérieur au moyen de l'extrémité chaude.
(ZH) 一种芯片封装系统,能够在增强特定芯片的散热能力的同时,降低封装内部芯片之间的热串扰。该芯片封装系统包括:多个芯片(110)、基板(150)、散热组件、至少一个热电制冷片(140),该散热组件,具有散热环(120)和散热盖(130),该散热环(120)的一端固定在该基板(150)上,该散热环(120)的与固定在该基板(150)上的一端相对的另一端固定在该散热盖(130)上,用于支撑该散热盖(130);该多个芯片(110)设置于该基板(150)、该散热环(120)和该散热盖(130)围成的空间内,该多个芯片(110)中每个芯片之间通过隔热材料(160)或空气分隔;该至少一个热电制冷片(140)中每个热电制冷片的一面是热端、另一面是冷端,该每个热电制冷片(140)的冷端设置于靠近该多个芯片(110)的一侧,用于吸收芯片(110)的热量,该每个热电制冷片(140)的热端用于将冷端吸收的热量通过热端导出。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)