Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018157572) SHIFT REGISTER, DRIVING METHOD THEREFOR, GATE DRIVER DEVICE, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/157572 International Application No.: PCT/CN2017/100381
Publication Date: 07.09.2018 International Filing Date: 04.09.2017
IPC:
G09G 3/20 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang Beijing 100015, CN
Inventors:
马占洁 MA, Zhanjie; CN
Agent:
北京市中咨律师事务所 ZHONGZI LAW OFFICE; 中国北京市 西城区平安里西大街26号新时代大厦7层 7F, New Era Building, 26 Pinganli Xidajie, Xicheng Beijing 100034, CN
Priority Data:
201710119688.902.03.2017CN
Title (EN) SHIFT REGISTER, DRIVING METHOD THEREFOR, GATE DRIVER DEVICE, AND DISPLAY DEVICE
(FR) REGISTRE À DÉCALAGE, SON PROCÉDÉ D'ATTAQUE, DISPOSITIF D'ATTAQUE DE GRILLE ET DISPOSITIF D'AFFICHAGE
(ZH) 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
Abstract:
(EN) A shift register (100), which comprises an input circuit (110), a holding circuit (120), an output selecting circuit (130), and first, second, and third output circuits (140, 150, and 160). The input circuit (110) is configured to control the voltage of first and second nodes (P and Q). The holding circuit (120) is configured to be used for holding the voltage of the first and second nodes (P and Q) and output voltage of the first and second output circuits (140 and 150). The output selecting circuit (130) is configured to select the first output circuit (140) and/or the second output circuit (150) to output a scan signal and to control the voltage of a third node (X) and/or that of a fourth node (Y) on the basis of the voltage of the second node (Q). The first output circuit (140) is configured to output a first output signal from a first output end (OUTPUT_L) on the basis of the voltage of the first node (P) and of that of the third node (X). The second output circuit (150) is configured to output a second output signal from a second output end (OUTPUT_R) on the basis of the voltage of the first node (P) and of that of the fourth node (Y). The third output circuit (160) is configured to output a third output signal from a third output end (OUTPUT_N) on the basis of a second clock signal (CLK2) and of the voltage of the second node (Q).
(FR) L'invention concerne un registre à décalage (100), qui comprend un circuit d'entrée (110), un circuit de maintien (120), un circuit de sélection de sortie (130), et des premier, second et troisième circuits de sortie (140, 150, 160). Le circuit d'entrée (110) est configuré pour commander la tension des premier et second nœuds (P and Q). Le circuit de maintien (120) est configuré pour être utilisé pour maintenir la tension des premier et second nœuds (P et Q) et la tension de sortie des premier et second circuits de sortie (140 et 150). Le circuit de sélection de sortie (130) est configuré pour sélectionner le premier circuit de sortie (140) et/ou le second circuit de sortie (150) pour fournir en sortie un signal de balayage et pour commander la tension d'un troisième nœud (X) et/ou celle d'un quatrième nœud (Y) sur la base de la tension du second nœud (Q). Le premier circuit de sortie (140) est configuré pour fournir en sortie un premier signal de sortie à partir d'une première extrémité de sortie (OUTPUT_L) sur la base de la tension du premier nœud (P) et de celle du troisième nœud (X). Le second circuit de sortie (150) est configuré pour fournir en sortie un second signal de sortie à partir d'une seconde extrémité de sortie (OUTPUT_R) sur la base de la tension du premier nœud (P) et de celle du quatrième nœud (Y). Le troisième circuit de sortie (160) est configuré pour fournir en sortie un troisième signal de sortie à partir d'une troisième extrémité de sortie (OUTPUT_N) sur la base d'un second signal d'horloge (CLK2) et de la tension du second nœud (Q).
(ZH) 一种移位寄存器(100),其包括输入电路(110)、保持电路(120)、选择输出电路(130)、第一、第二以及第三输出电路(140、150、160)。输入电路(110)被配置为控制第一和第二节点(P、Q)的电压。保持电路(120)被配置为用于保持第一和第二节点(P、Q)的电压,以及第一和第二输出电路(140、150)的输出电压。选择输出电路(130)被配置为选择第一输出电路(140)和/或第二输出电路(150)来输出扫描信号,并根据第二节点(Q)的电压来控制第三节点(X)和/或第四节点(Y)的电压。第一输出电路(140)被配置为根据第一节点(P)和第三节点(X)的电压,从第一输出端(OUTPUT_L)输出第一输出信号。第二输出电路(150)被配置为根据第一节点(P)和第四节点(Y)的电压从第二输出端(OUTPUT_R)输出第二输出信号。第三输出电路(160)被配置为根据第二时钟信号(CLK2)和第二节点(Q)的电压从第三输出端(OUTPUT_N)输出第三输出信号。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)