(EN) According to the present invention, a determination unit (3) determines whether data input to a first calculation unit (5) and a second calculation unit (6) is a positive specific value or larger or a negative specific value or smaller. In such a case, the calculation is performed by the first calculation unit (5). The first calculation unit (5) is provided with: a data shifter (501) which bit-shifts the input data to a lower side by a set bit, and reduces a bit width by the bit-shift; a multiplier (502) which multiplies data that has been data-shifted by each other; a cumulative addition unit (505) which cumulatively adds the multiplied result data; a data reverse-shifter (506) which bit-shifts output data from the cumulative addition unit (505) to an upper side by the amount bit-shifted to the lower side, and increases the bit width by the bit-shift.
(FR) Selon la présente invention, une unité de détermination (3) détermine si des données entrées dans une première unité de calcul (5) et une seconde unité de calcul (6) représentent une valeur spécifique positive ou supérieure ou une valeur spécifique négative ou inférieure. Dans un tel cas, le calcul est effectué par la première unité de calcul (5). La première unité de calcul (5) comporte : un dispositif de décalage de données (501) qui décale par bit les données d'entrée vers un côté inférieur par un bit défini, et réduit une largeur de bit par le décalage de bit ; un multiplicateur (502) qui multiplie les données qui ont été décalées les unes par les autres ; une unité d'addition cumulative (505) qui ajoute de manière cumulative les données de résultat multipliées ; un dispositif de décalage inverse de données (506) qui décale les données de sortie de l'unité d'addition cumulative (505) à un côté supérieur par la quantité décalée de bit vers le côté inférieur, et augmente la largeur de bit par le décalage de bit.
(JA) 判別部（３）は、第１の演算部（５）及び第２の演算部（６）に入力されるデータが正の特定の値以上または負の特定の値以下であるかを判定する。そうであった場合は第１の演算部（５）による演算を行う。第１の演算部（５）は、入力データを設定ビット分下位側にビットシフトし、ビットシフト分ビット幅を減少させるデータシフタ（５０１）と、データシフトしたデータ同士を乗算する乗算器（５０２）と、乗算結果のデータを累積加算する累積加算部（５０５）と、累積加算部（５０５）の出力データを下位側にビットシフトした分だけ上位側にビットシフトし、ビット幅をビットシフト分増加させるデータ逆シフタ（５０６）を備える。
