WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018145448) SHIFT REGISTER AND DRIVING METHOD THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/145448 International Application No.: PCT/CN2017/099876
Publication Date: 16.08.2018 International Filing Date: 31.08.2017
IPC:
G09G 3/36 (2006.01) ,G11C 19/28 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
19
Digital stores in which the information is moved stepwise, e.g. shift registers
28
using semiconductor elements
Applicants: BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District, Beijing 100015, CN
Inventors: WANG, Zhiliang; CN
Agent: TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan Chen 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Priority Data:
201710073503.510.02.2017CN
Title (EN) SHIFT REGISTER AND DRIVING METHOD THEREOF
(FR) REGISTRE À DÉCALAGE ET PROCÉDÉ DE PILOTAGE ASSOCIÉ
Abstract:
(EN) A shift register and a driving method thereof. The shift register includes a first control circuit (110), a second control circuit (130), a third control circuit (120) and an output control circuit (140). The first control circuit (110) is connected to a signal input end (IN), a first clock signal input end (CK1), a first level signal end (VG1), a first node (N1) and a third node (N3). The second control circuit (130) is connected to the first clock signal end (CK1), a second level signal end (VG2), the first node (N1) and a second node (N2). The third control circuit (120) is connected to a second clock signal end (CK2), the first level signal end (VG1), the first node (N1), the second node (N2) and the third node (N3). The output control circuit (140) is connected to the second clock signal end (CK2), the first level signal end (VG1), the first node (N1), the second node (N2) and a signal output end (OUT).
(FR) L'invention concerne un registre à décalage et un procédé de pilotage associé. Le registre à décalage comprend un premier circuit de commande (110), un deuxième circuit de commande (130), un troisième circuit de commande (120) et un circuit de commande de sortie (140). Le premier circuit de commande (110) est connecté à une extrémité d'entrée de signal (IN), à une première extrémité d'entrée de signal d'horloge (CK1), à une extrémité de signal de premier niveau (VG1), à un premier nœud (N1) et à un troisième nœud (N3). Le second circuit de commande (130) est connecté à la première extrémité de signal d'horloge (CK1), à une seconde extrémité de signal de niveau (VG2), au premier nœud (N1) et à un second nœud (N2). Le troisième circuit de commande (120) est connecté à une deuxième extrémité de signal d'horloge (CK2), à la première extrémité de signal de niveau (VG1), au premier nœud (N1), au deuxième nœud (N2) et au troisième nœud (N3). Le circuit de commande de sortie (140) est connecté à la seconde extrémité de signal d'horloge (CK2), à la première extrémité de signal de niveau (VG1), au premier nœud (N1), au second nœud (N2) et à une extrémité de sortie de signal (OUT).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)