(EN) Systems and methods for adjusting a phase step size of a clock data recover (CDR) circuit are described according to aspects of the present disclosure. In certain aspects, a method for adjusting a phase step size of a CDR circuit includes sensing a frequency offset of the CDR circuit, and adjusting the phase step size of the CDR circuit based on the sensed frequency offset. The frequency offset may be sensed by sensing a signal level on an integration path of a loop filter of the CDR circuit. The phase step size of the CDR circuit may be adjusted by switching the CDR circuit between a first phase step size and a second phase step size using a modulator (e.g., a sigma-delta modulator).
(FR) Selon certains aspects, la présente invention concerne des systèmes et des procédés permettant de régler une longueur de créneau de phase d'un circuit de récupération de données d'horloge (CDR). Selon certains aspects, un procédé de réglage d'une longueur de créneau de phase d'un circuit CDR comprend la détection d'un décalage de fréquence du circuit CDR, et le réglage de la longueur de créneau du circuit CDR sur la base du décalage de fréquence détecté. Le décalage de fréquence peut être détecté par détection d'un niveau de signal sur un trajet d'intégration d'un filtre à boucle du circuit CDR. La longueur de créneau de phase du circuit CDR peut être réglée par commutation du circuit CDR entre une première longueur de créneau de phase et une seconde longueur de créneau de phase à l'aide d'un modulateur (par exemple, un modulateur sigma-delta).
