WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018144126) CLOCK GLITCH PREVENTION FOR RETENTION OPERATIONAL MODE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/144126 International Application No.: PCT/US2017/064383
Publication Date: 09.08.2018 International Filing Date: 03.12.2017
IPC:
H03K 5/13 (2014.01) ,G06F 1/10 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
5
Manipulating pulses not covered by one of the other main groups in this subclass
13
Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
04
Generating or distributing clock signals or signals derived directly therefrom
10
Distribution of clock signals
Applicants: QUALCOMM INCORPORATED[US/US]; 5775 Morehouse Drive QUALCOMM Incorporated ATTN: International IP Administration San Diego, California 92121-1714, US
Inventors: PANT, Harshat; US
VILANGUDIPITCHAI, Ramaprasath; US
NAIR, Srijith; US
TAMJIDI, Mohammad; US
Agent: SAUNDERS, Keith; US
Priority Data:
15/425,98006.02.2017US
Title (EN) CLOCK GLITCH PREVENTION FOR RETENTION OPERATIONAL MODE
(FR) PRÉVENTION DE SIGNAUX TRANSITOIRES D'HORLOGE CONCERNANT UN MODE DE FONCTIONNEMENT DE CONSERVATION
Abstract:
(EN) An integrated circuit (IC) is disclosed with clock glitch prevention for a retention operational mode. In an example aspect, the IC includes a clock signal source that generates a source value for a clock signal, which is distributed by a clock tree along a downstream direction. The IC further includes a deviant clock signal generator, a clock signal controller, and a retention storage device. The deviant clock signal generator is disposed along the clock tree downstream from the clock signal source and generates a deviant value for the clock signal. The clock signal controller prevents downstream propagation of the deviant value of the clock signal responsive to a retention signal. The retention storage device is disposed downstream from the clock signal controller. The retention storage device processes data responsive to the clock signal and retains a data value during a power collapse event responsive to the retention signal.
(FR) La présente invention concerne un circuit intégré (CI) à prévention de signaux transitoires d'horloge concernant un mode de fonctionnement de conservation. Selon un aspect donné à titre d'exemple, le CI comprend une source de signal d'horloge qui génère une valeur source destinée à un signal d'horloge, qui est distribuée par un arbre d'horloge dans une direction aval. Le CI comprend en outre un générateur de signal d'horloge de déviation, un dispositif de commande de signal d'horloge et un dispositif de stockage de conservation. Le générateur de signal d'horloge de déviation est disposé le long de l'arbre d'horloge en aval de la source de signal d'horloge et génère une valeur de déviation destinée au signal d'horloge. Le dispositif de commande de signal d'horloge empêche la propagation aval de la valeur de déviation du signal d'horloge en réponse à un signal de conservation. Le dispositif de stockage de conservation est disposé en aval du dispositif de commande de signal d'horloge. Le dispositif de stockage de conservation traite des données en réponse au signal d'horloge et conserve une valeur de données pendant un événement de chute de puissance en réponse au signal de conservation.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)