Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018140300) TECHNIQUES FOR STATISTICAL FREQUENCY ENHANCEMENT OF STATICALLY TIMED DESIGNS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/140300 International Application No.: PCT/US2018/014337
Publication Date: 02.08.2018 International Filing Date: 19.01.2018
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
AMPERE COMPUTING LLC [US/US]; 4555 Great America Parkway, #601 Santa Clara, California 95054, US
Inventors:
YEUNG, Alfred; US
VENKATSAN, Subbayyan; US
PARTOVI, Hamid; US
SRIKANTAM, Vamsi; US
Agent:
GEGG, Christopher J.; US
Priority Data:
15/414,73925.01.2017US
Title (EN) TECHNIQUES FOR STATISTICAL FREQUENCY ENHANCEMENT OF STATICALLY TIMED DESIGNS
(FR) TECHNIQUES D'AMÉLIORATION DE FRÉQUENCE STATISTIQUE DE CONCEPTIONS SYNCHRONISÉES STATIQUEMENT
Abstract:
(EN) Techniques efficiently improve an integrated circuit design by simultaneously analyzing timing paths of the circuit design. A design management component can access data relating to the integrated circuit design from a design database. The design management component can perform a static timing analysis of the integrated circuit design and generate a timing path distribution, filtered analytics, and/or a probability density function associated with the integrated circuit design, wherein all of the timing paths of the integrated circuit design can be evaluated. The design management component can determine a modification to make to a cell, device, interconnection between cells or devices, or another element(s) of the integrated circuit design, based at least in part on the static timing analysis, the timing path distribution, the filtered analytics, and/or the probability density function, to generate a modified integrated circuit design, in accordance with defined design criteria.
(FR) Des techniques améliorent efficacement une conception de circuit intégré par analyse simultanée de trajets de synchronisation de la conception de circuit. Un composant de gestion de conception peut accéder à des données relatives à la conception de circuit intégré à partir d'une base de données de conception. Le composant de gestion de conception peut effectuer une analyse de synchronisation statique de la conception de circuit intégré et générer une distribution de trajet de synchronisation, des analyses filtrées et/ou une fonction de densité de probabilité associée à la conception de circuit intégré, tous les trajets de synchronisation de la conception de circuit intégré pouvant être évalués. Le composant de gestion de conception peut déterminer une modification pour réaliser une cellule, un dispositif, une interconnexion entre des cellules ou des dispositifs, ou un ou plusieurs autres éléments de la conception de circuit intégré, sur la base, au moins en partie, de l'analyse de synchronisation statique, de la distribution de trajet de synchronisation, des analyses filtrées et/ou de la fonction de densité de probabilité, en vue de générer une conception de circuit intégré modifiée, conformément à des critères de conception définis.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)