Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018140151) METHOD AND SYSTEM FOR IDENTIFYING DEFECTS OF INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/140151 International Application No.: PCT/US2017/067001
Publication Date: 02.08.2018 International Filing Date: 18.12.2017
IPC:
H01L 21/66 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
66
Testing or measuring during manufacture or treatment
Applicants:
DONGFANG JINGYUAN ELECTRON LIMITED [CN/CN]; 156 4th Jinghai Road, Building 12 Beijing Economic Development District Beijing, CN 10076, CN
XTAL INC. [US/US]; 97 E. Brokaw Road Suite 330 San Jose, California 95112, US
Inventors:
ZHANG, Zhaoli; US
LIN, Jie; US
YU, Zongchang; US
Agent:
XIAO, Lin; US
KNIGHT, Michelle L.; US
Priority Data:
15/419,65730.01.2017US
Title (EN) METHOD AND SYSTEM FOR IDENTIFYING DEFECTS OF INTEGRATED CIRCUITS
(FR) PROCÉDÉ ET SYSTÈME D'IDENTIFICATION DE DÉFAUTS DE CIRCUITS INTÉGRÉS
Abstract:
(EN) Methods and systems for identifying defects in an integrated circuit are provided. The method includes receiving input data of a pattern associated with an integrated circuit, determining feature data associated with features of the pattern using the input data, determining defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determining a defect identification result using the defect detection results. The system includes a processor and a memory. The memory is coupled to the processor and configured to store a set of instructions to receive input data of a pattern associated with an integrated circuit, determine feature data associated with features of the pattern using the input data, determine defect detection results associated with the pattern using the input data, the feature data, and defect detection techniques, and determine a defect identification result using the defect detection results.
(FR) L'invention concerne des procédés et des systèmes d'identification de défauts dans un circuit intégré. Le procédé consiste : à recevoir des données d'entrée d'un motif associé à un circuit intégré ; à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée ; à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et de techniques de détection de défaut ; à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut. Le système comprend un processeur et une mémoire. La mémoire est couplée au processeur et configurée de façon à mémoriser un ensemble d'instructions dans le but de recevoir des données d'entrée d'un motif associé à un circuit intégré, à déterminer des données de caractéristiques associées à des caractéristiques du motif à l'aide des données d'entrée, à déterminer des résultats de détection de défaut associés au motif à l'aide des données d'entrée, des données de caractéristiques et des techniques de détection de défaut, et à déterminer un résultat d'identification de défaut à l'aide des résultats de détection de défaut.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)