Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018139069) INFORMATION PROCESSING DEVICE AND METHOD FOR CONTROLLING INFORMATION PROCESSING DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/139069 International Application No.: PCT/JP2017/044169
Publication Date: 02.08.2018 International Filing Date: 08.12.2017
IPC:
G06F 8/65 (2018.01)
[IPC code unknown for G06F 8/65]
Applicants:
富士通クライアントコンピューティング株式会社 FUJITSU CLIENT COMPUTING LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
Inventors:
青木 範行 AOKI, Noriyuki; JP
Agent:
特許業務法人酒井国際特許事務所 SAKAI INTERNATIONAL PATENT OFFICE; 東京都千代田区霞が関3丁目8番1号 虎の門三井ビルディング Toranomon Mitsui Building, 8-1, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1000013, JP
Priority Data:
2017-01131425.01.2017JP
Title (EN) INFORMATION PROCESSING DEVICE AND METHOD FOR CONTROLLING INFORMATION PROCESSING DEVICE
(FR) DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE COMMANDE DUDIT DISPOSITIF
(JA) 情報処理装置及び情報処理装置の制御方法
Abstract:
(EN) A DP-to-VGA conversion chip (16) has a path to which an analog display (2) is connected, and when a first notification for inquiring about the connection state of the analog display (2) is received, transmits a second notification for issuing notification about the connection of the analog display (2) upon detecting the resistance value of a state in which the analog display (2) is connected to the path. A graphics chip (13) transmits the first notification to the DP-to-VGA conversion chip (16) when a command to update the firmware of the DP-to-VGA conversion chip (16) is received, and executes the firmware update when the second notification is received as a response. If the resistance value of the state in which the analog display (2) is connected to the path is not detected, a bus management circuit (14) connects a dummy resistor (22) to the path so that the path has the resistance value of the state in which the analog display (2) is connected.
(FR) L'invention concerne une puce de conversion DP-VGA (16) comprenant un chemin auquel un dispositif d'affichage analogique (2) est connecté, et lorsqu'une première notification pour interroger l'état de connexion du dispositif d'affichage analogique (2) est reçue, qui transmet une seconde notification afin d'émettre une notification concernant la connexion du dispositif d'affichage analogique (2) lors de la détection de la valeur de résistance d'un état dans lequel le dispositif d'affichage analogique (2) est connecté au chemin. Une puce graphique (13) transmet la première notification à la puce de conversion DP-VGA (16) lorsqu'une commande de mise à jour du micrologiciel de la puce de conversion DP-VGA (16) est reçue, et exécute la mise à jour de micrologiciel lorsque la seconde notification est reçue en tant que réponse. Si la valeur de résistance de l'état dans lequel le dispositif d'affichage analogique (2) est connecté au chemin n'est pas détectée, un circuit de gestion de bus (14) connecte une résistance fictive (22) au chemin de telle sorte que le chemin possède la valeur de résistance de l'état dans lequel le dispositif d'affichage analogique (2) est connecté.
(JA) DPtoVGA変換チップ(16)は、アナログディスプレイ(2)が接続される経路を有し、アナログディスプレイ(2)の接続状態の問い合わせる第1通知を受けた場合、経路においてアナログディスプレイ(2)が接続された状態の抵抗値を検出すると、アナログディスプレイ(2)の接続を通知する第2通知を送信する。グラフィクスチップ(13)は、DPtoVGA変換チップ(16)のファームウェアの更新指示を受けた場合、第1通知をDPtoVGA変換チップ(16)へ送信し、応答として第2通知を受信すると、ファームウェアの更新を実行する。バス管理回路(14)は、経路においてアナログディスプレイ(2)が接続された状態の抵抗値が検出されない場合、アナログディスプレイ(2)が接続された状態の抵抗値を有するように経路にダミー抵抗(22)を接続する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)