WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018137581) A MULTI-CORE LOCK-FREE RATE LIMITING APPARATUS AND METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/137581 International Application No.: PCT/CN2018/073647
Publication Date: 02.08.2018 International Filing Date: 22.01.2018
IPC:
H04L 12/801 (2013.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD.[CN/CN]; Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventors: XU, Wei; US
YANG, Xiaofeng; US
SUN, Yan; US
LIU, Yizhen; US
FU, Zhe; US
LIU, Zhi; US
LI, Jun; US
Priority Data:
15/415,32925.01.2017US
Title (EN) A MULTI-CORE LOCK-FREE RATE LIMITING APPARATUS AND METHOD
(FR) APPAREIL ET PROCÉDÉ DE LIMITATION DE DÉBIT MULTICŒUR SANS VERROUILLAGE
Abstract: front page image
(EN) An apparatus, such as a network element, comprises a receiver to receive a plurality of packets. A memory stores instructions and forms a first and second set of virtual queues to store the plurality of packets. A processor having one or more cores with one or more packet classifiers provides a classification of a packet in the plurality of packets. The processor in communication with the memory executes instructions to transfer the packet from the receiver to a virtual queue in the first set of virtual queues based on the classification. The processor also transfers the packet from the virtual queue to a transmitter based on a demand rate value and supply rate value associated with the virtual queue.
(FR) Un appareil, tel qu'un élément de réseau, comprend un récepteur pour recevoir une pluralité de paquets. Une mémoire stocke des instructions et forme un premier et un second ensemble de files d'attente virtuelles pour stocker la pluralité de paquets. Un processeur ayant un ou plusieurs cœurs avec un ou plusieurs classificateurs de paquet fournit une classification d'un paquet dans la pluralité des paquets. Le processeur en communication avec la mémoire exécute des instructions pour transférer le paquet du récepteur à une file d'attente virtuelle dans le premier ensemble de files d'attente virtuelles sur la base de la classification. Le processeur transfère également le paquet de la file d'attente virtuelle à un émetteur sur la base d'une valeur de débit de demande et d'une valeur de débit de fourniture associées à la file d'attente virtuelle.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)