WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018135159) THREE-LEVEL INVERTER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/135159 International Application No.: PCT/JP2017/043527
Publication Date: 26.07.2018 International Filing Date: 04.12.2017
IPC:
H02M 7/487 (2007.01)
Applicants: FUJI ELECTRIC CO., LTD.[JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
Inventors: CHIN, Sousei; JP
Agent: HOSHINO, Hiroshi; JP
Priority Data:
2017-00712818.01.2017JP
Title (EN) THREE-LEVEL INVERTER
(FR) ONDULEUR À TROIS NIVEAUX
(JA) 3レベル・インバータ
Abstract: front page image
(EN) The present invention facilitates further reduction of losses in a three-level inverter in which a unipolar diode is used as a reflux diode. This three-level inverter is provided with: a first semiconductor switching element disposed between a direct-current high potential terminal and an alternating-current output terminal; a second semiconductor switching element disposed between a direct-current low potential terminal, which is paired with the direct-current high potential terminal, and the alternating-current output terminal; first and second reflux diodes that are disposed reverse-parallelly with the first and second semiconductor switching elements, respectively; and a semiconductor circuit which controls gate voltages of the first and second semiconductor switching elements by selectively applying thereto a direct-current intermediate voltage which is given to a direct-current intermediate potential terminal. In particular, inductance elements are connected in series to the first and second reflux diodes so as to increase the circuit impedances through the first and second reflux diodes.
(FR) La présente invention permet une réduction supplémentaire des pertes dans un onduleur à trois niveaux dans lequel une diode unipolaire est utilisée en tant que diode de reflux. Ledit onduleur à trois niveaux est pourvu : d'un premier élément de commutation à semi-conducteurs disposé entre une borne haute tension à courant continu et une borne de sortie de courant alternatif ; un second élément de commutation à semi-conducteurs disposé entre une borne basse tension à courant continu, qui est appariée à la borne haute tension à courant continu, et la borne de sortie de courant alternatif ; des première et seconde diodes de reflux qui sont respectivement disposées en parallèle inverse avec les premier et second éléments de commutation à semi-conducteurs ; et un circuit à semi-conducteurs commandant les tensions de grille des premier et second éléments de commutation à semi-conducteurs par application sélective d'une tension intermédiaire de courant continu qui est donnée à une borne moyenne tension à courant continu. En particulier, des éléments d'inductance sont connectés en série aux première et seconde diodes de reflux de façon à augmenter les impédances de circuit à travers les première et seconde diodes de reflux.
(JA) 還流ダイオードとしてユニポーラ・ダイオードを用いた3レベル・のインバータの更なる低損失化を図る。直流高電位端子と交流出力端子との間に設けた第1の半導体スイッチング素子と、直流高電位端子と対をなす直流低電位端子と前記交流出力端子との間に設けた第2の半導体スイッチング素子と、前記第1および第2の半導体スイッチング素子にそれぞれ逆並列に設けた第1および第2の還流ダイオードと、直流中間電位端子に与えられる直流中間電圧を前記第1および第2の半導体スイッチング素子に選択的に加えて前記第1および第2の半導体スイッチング素子のゲート電圧を制御する半導体回路とを備える。特に前記第1および第2の還流ダイオードにインダクタンス素子をそれぞれ直列に接続して前記第1および第2の還流ダイオードを経由する回路インピーダンスを高める。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)