Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2018132269) EFFICIENT BREAKPOINT DETECTION VIA CACHES
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2018/132269 International Application No.: PCT/US2017/068842
Publication Date: 19.07.2018 International Filing Date: 29.12.2017
IPC:
G06F 11/36 (2006.01) ,G06F 12/0802 (2016.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
11
Error detection; Error correction; Monitoring
36
Preventing errors by testing or debugging of software
[IPC code unknown for G06F 12/0802]
Applicants:
MICROSOFT TECHNOLOGY LICENSING, LLC [US/US]; One Microsoft Way Redmond, Washington 98052-6399, US
Inventors:
MOLA, Jordi; US
Agent:
MINHAS, Sandip S.; US
CHEN, Wei-Chen Nicholas; US
DRAKOS, Katherine J.; US
HINOJOSA, Brianna L.; US
HOLMES, Danielle J.; US
SWAIN, Cassandra T.; US
WONG, Thomas S.; US
CHOI, Daniel; US
HWANG, William C.; US
WIGHT, Stephen A.; US
CHATTERJEE, Aaron C.; US
Priority Data:
15/405,84913.01.2017US
Title (EN) EFFICIENT BREAKPOINT DETECTION VIA CACHES
(FR) DÉTECTION DE POINT D'ARRÊT EFFICACE PAR LE BIAIS DE MÉMOIRES CACHES
Abstract:
(EN) Efficient breakpoint detections via caches comprises monitoring a memory location by detecting cache misses on a cache. A memory address that is to be monitored is stored in a monitoring list, and any cache line overlapping with the memory address is evicted if it exists in a cache. When the occurrence of a cache miss based on a memory access operation is detected, a determination is made as to whether a portion of a cache line imported into the cache based on the cache miss overlaps with the memory address stored in the monitoring list. When there is an overlap, one or more monitoring operations are processed on the memory address, and the imported cache line is evicted from the cache.
(FR) Des détections de point d'arrêt efficaces par l'intermédiaire de mémoires caches consistent à surveiller un emplacement de mémoire par détection d'échecs de mémoire cache sur une mémoire cache. Une adresse de mémoire à surveiller est mémorisée dans une liste de surveillance, et toute ligne de mémoire cache chevauchant l'adresse de mémoire est expulsée si elle existe dans une mémoire cache. Lorsqu'est détectée la survenue d'un échec de mémoire cache sur la base d'une opération d'accès à la mémoire, une détermination est effectuée pour déterminer si une partie d'une ligne de mémoire cache importée dans la mémoire cache sur la base de l'échec de mémoire cache chevauche l'adresse de mémoire mémorisée dans la liste de surveillance. En cas de chevauchement, une ou plusieurs opérations de surveillance sont traitées sur l'adresse de mémoire, et la ligne de mémoire cache importée est expulsée de la mémoire cache.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)