WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018129932) SHIFT REGISTER UNIT CIRCUIT AND DRIVE METHOD THEREFOR, GATE DRIVE CIRCUIT, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/129932 International Application No.: PCT/CN2017/099871
Publication Date: 19.07.2018 International Filing Date: 31.08.2017
IPC:
G09G 3/20 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
ORDOS YUANSHENG OPTOELECTRONICS CO., LTD.[CN/CN]; Ordos Equipment Manufacturing Base, Dongsheng District Ordos, Inner Mongolia 017020, CN
Inventors: FAN, Jun; CN
LI, Wei; CN
LI, Fuqiang; CN
Agent: CHINA PATENT AGENT (H.K.) LTD.; 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
Priority Data:
201710028509.016.01.2017CN
Title (EN) SHIFT REGISTER UNIT CIRCUIT AND DRIVE METHOD THEREFOR, GATE DRIVE CIRCUIT, AND DISPLAY DEVICE
(FR) CIRCUIT D'UNITÉ REGISTRE À DÉCALAGE, SON PROCÉDÉ D'ATTAQUE, CIRCUIT D'ATTAQUE DE GRILLE ET DISPOSITIF D'AFFICHAGE
(ZH) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
Abstract: front page image
(EN) A shift register unit circuit (200, 200A, 200B), comprising: an input circuit (210) configured to supply a valid potential to a first node (N1) in response to a valid input pulse of an input end (IN), and supply invalid potential to the first node (N1) in response to a valid reset pulse of a reset end (RST); an output circuit (220) configured to supply a first clock signal to an output end (OUT) in response to the case that a second node (N2) is in a valid potential, and to change the potential of the second node (N2) from the valid potential to be further distant from the invalid potential in response to the case that the potential of the output end (OUT) jumps from the invalid potential to the valid potential; and a potential control circuit (230) configured to limit change of the potential of the first node (N1) caused by jumping the potential of the output end (OUT) from the invalid potential to the valid potential.
(FR) L'invention concerne un circuit d'unité registre à décalage (200, 200A, 200B) comprenant : un circuit d'entrée (210) configuré pour fournir un potentiel valide à un premier nœud (N1) en réponse à une impulsion d'entrée valide d'une extrémité d'entrée (ENTRÉE), et pour fournir un potentiel invalide au premier nœud (N1) en réponse à une impulsion de réinitialisation valide d'une extrémité de réinitialisation (RST) ; un circuit de sortie (220) configuré pour fournir un premier signal d'horloge à une extrémité de sortie (SORTIE) en réponse au cas où un second nœud (N2) a un potentiel valide, et pour changer le potentiel du second nœud (N2) ayant un potentiel valide afin de l'éloigner davantage du potentiel invalide en réponse au cas où le potentiel de l'extrémité de sortie (SORTIE) saute du potentiel invalide au potentiel valide ; et un circuit de commande de potentiel (230) configuré pour limiter le changement du potentiel du premier nœud (N1) provoqué par le saut du potentiel de l'extrémité de sortie (SORTIE) du potentiel invalide au potentiel valide.
(ZH) 一种移位寄存器单元电路(200,200A,200B),包括:输入电路(210),被配置成响应于来自输入端(IN)的输入脉冲有效而将有效电位供应到第一节点(N1),并且响应于来自复位端(RST)的复位脉冲有效而将无效电位供应到第一节点(N1);输出电路(220),被配置成响应于第二节点(N2)处于有效电位而将第一时钟信号供应到输出端(OUT),并且响应于输出端(OUT)的电位从无效电位跳变到有效电位而引起第二节点(N2)的电位从有效电位被改变为进一步远离无效电位;以及电位控制电路(230),被配置成限制由输出端(OUT)的电位从无效电位到有效电位的跳变引起的第一节点(N1)的电位的变化。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)