WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018127950) OPTICAL TRANSMISSION APPARATUS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/127950 International Application No.: PCT/JP2017/000074
Publication Date: 12.07.2018 International Filing Date: 05.01.2017
IPC:
H03M 13/29 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
13
Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
29
combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Applicants: MITSUBISHI ELECTRIC CORPORATION[JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventors: ONOHARA Kiyoshi; JP
SHIMAKURA Yasuhisa; JP
IIJIMA Osamu; JP
Agent: MAEDA Minoru; JP
YAMAGATA Yoichi; JP
SHINOHARA Masahiko; JP
Priority Data:
Title (EN) OPTICAL TRANSMISSION APPARATUS
(FR) APPAREIL DE TRANSMISSION OPTIQUE
(JA) 光伝送装置
Abstract:
(EN) The present invention comprises: an internal-code error correction decoding unit (133) that generates a first decoded signal, for each unit frame, by performing error decoding of an internal code in respect to a received signal, and that counts the number of first error corrected bits, which is the number of bits for which an error was corrected, for each unit frame; an external-code error correction decoding unit (134) that generates a second decoded signal, for each unit frame, by performing error decoding of an external code in respect to the first decoded signal, and that counts the number of second error corrected bits, which is the number of bits for which an error was corrected, for each unit frame; an internal-code error correction monitoring unit (140) that calculates a first addition value by adding up the number of first error corrected bits for each cycle; an external-code error correction monitoring unit (150) that calculates a second addition value by adding up the number of second error corrected bits for each of the cycles; and an overall error correction monitoring unit (160) that calculates the total number of error corrected bits, for each of the cycles, by totaling the first addition value and the second addition value.
(FR) La présente invention comprend : une unité de décodage de correction d'erreurs de code interne (133) qui génère un premier signal décodé, pour chaque trame unitaire, par exécution d'un décodage d'erreurs d'un code interne par rapport à un signal reçu, et qui compte le nombre de premiers bits à erreurs corrigées qui est le nombre de bits pour lesquels une erreur a été corrigée, pour chaque trame unitaire; une unité de décodage de correction d'erreurs de code externe (134) qui génère un second signal décodé, pour chaque trame unitaire, par exécution d'un décodage d'erreurs d'un code externe par rapport au premier signal décodé, et qui compte le nombre de seconds bits à erreurs corrigées, qui est le nombre de bits pour lesquels une erreur a été corrigée, pour chaque trame unitaire; une unité de surveillance de correction d'erreurs de code interne (140) qui calcule une première valeur d'addition en ajoutant le nombre de premiers bits à erreurs corrigées pour chaque cycle; une unité de surveillance de correction d'erreurs de code externe (150) qui calcule une seconde valeur d'addition en ajoutant le nombre de seconds bits à erreurs corrigées pour chacun des cycles; une unité de surveillance de correction d'erreurs globale (160) qui calcule le nombre total de bits à erreurs corrigées, pour chacun des cycles, en totalisant la première valeur d'addition et la seconde valeur d'addition.
(JA) 単位フレーム毎に、受信信号に対して内符号の誤り復号化を行うことで、第1復号信号を生成するとともに、単位フレーム毎の、誤りを訂正したビット数である第1誤り訂正ビット数をカウントする内符号誤り訂正復号化部(133)と、単位フレーム毎に、第1復号信号に対して外符号の誤り復号化を行うことで、第2復号信号を生成するとともに、単位フレーム毎の、誤りを訂正したビット数である第2誤り訂正ビット数をカウントする外符号誤り訂正復号化部(134)と、第1誤り訂正ビット数を周期毎に加算することで、第1加算値を算出する内符号誤り訂正モニタ部(140)と、第2誤り訂正ビット数をその周期毎に加算することで、第2加算値を算出する外符号誤り訂正モニタ部(150)と、第1加算値及び第2加算値を合計することで、その周期毎の、誤りを訂正したビット数の合計を算出する全体誤り訂正モニタ部(160)とを備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)