WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018125623) NEURAL NETWORK PROCESSOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/125623 International Application No.: PCT/US2017/066912
Publication Date: 05.07.2018 International Filing Date: 18.12.2017
IPC:
G06N 3/063 (2006.01) ,G06F 1/32 (2006.01) ,G06F 7/544 (2006.01)
Applicants: MICROSOFT TECHNOLOGY LICENSING, LLC[US/US]; One Microsoft Way Redmond, Washington 98052-6399, US
Inventors: NARAYAN, Shankar S.; US
HARADEN, Ryan S.; US
Agent: MINHAS, Sandip S.; US
CHEN, Wei-Chen Nicholas; US
DRAKOS, Katherine J.; US
HINOJOSA, Brianna L.; US
HOLMES, Danielle J.; US
SWAIN, Cassandra T.; US
WONG, Thomas S.; US
CHOI, Daniel; US
HWANG, William C.; US
WIGHT, Stephen A.; US
CHATTERJEE, Aaron C.; US
Priority Data:
15/674,93611.08.2017US
62/440,65530.12.2016US
Title (EN) NEURAL NETWORK PROCESSOR
(FR) PROCESSEUR DE RÉSEAU NEURONAL
Abstract: front page image
(EN) Each processor of the SIMD array performs the computations for a respective neuron of a neural network. As part of this computation, each processor of the SIMD array multiplies an input to a weight and accumulates the result for its assigned neuron each (MAC) instruction cycle. A table in a first memory is used to store which input is fed to each processor of the SIMD array. A crossbar is used to route a specific input to each processor each MAC cycle. A second memory is used to provide the appropriate weight to each processor that corresponds the input being routed to that processor.
(FR) Chaque processeur du réseau SIMD selon l'invention effectue les calculs pour un neurone respectif d'un réseau neuronal. En tant que partie de ce calcul, chaque processeur du réseau SIMD multiplie une entrée à un poids et accumule le résultat pour chaque cycle d'instruction du neurone qui lui est attribué (MAC). Une table dans une première mémoire est utilisée pour stocker l'entrée qui est fournie à chaque processeur du réseau SIMD. Une barre transversale est utilisée pour acheminer une entrée spécifique vers chaque processeur pour chaque cycle MAC. Une seconde mémoire est utilisée pour fournir le poids approprié à chaque processeur qui correspond à l'entrée qui est acheminée vers ce processeur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)