Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018125604) REDUCING PARASITIC CAPACITANCE AND COUPLING TO INDUCTIVE COUPLER MODES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/125604 International Application No.: PCT/US2017/066567
Publication Date: 05.07.2018 International Filing Date: 15.12.2017
Chapter 2 Demand Filed: 23.10.2018
IPC:
G06N 99/00 (2010.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
99
Subject matter not provided for in other groups of this subclass
Applicants:
GOOGLE LLC [US/US]; 1600 Amphitheatre Parkway Mountain View, California 94043, US
Inventors:
MEGRANT, Anthony Edward; US
Agent:
VALENTINO, Joseph; US
FRANZ, Paul E.; US
DERRY, Paul; GB
Priority Data:
62/440,17229.12.2016US
Title (EN) REDUCING PARASITIC CAPACITANCE AND COUPLING TO INDUCTIVE COUPLER MODES
(FR) RÉDUCTION DE CAPACITÉ PARASITE ET COUPLAGE À DES MODES DE COUPLEUR INDUCTIF
Abstract:
(EN) A qubit coupling device includes: a dielectric substrate including a trench; a first superconductor layer on a surface of the dielectric substrate where an edge of the first superconductor layer extends along a first direction and at least a portion of the superconductor layer is in contact with the surface of the dielectric substrate, and where the superconductor layer is formed from a superconductor material exhibiting superconductor properties at or below a corresponding critical temperature; a length of the trench within the dielectric substrate is adjacent to and extends along an edge of the first superconductor layer in the first direction, and where the electric permittivity of the trench is less than the electric permittivity of the dielectric substrate.
(FR) L'invention concerne un dispositif de couplage de bits quantiques qui comprend : un substrat diélectrique comprenant une tranchée; une première couche supraconductrice sur une surface du substrat diélectrique où un bord de la première couche supraconductrice s'étend le long d'une première direction et au moins une partie de la couche supraconductrice est en contact avec la surface du substrat diélectrique, et la couche supraconductrice étant formée à partir d'un matériau supraconducteur présentant des propriétés supraconductrices à ou au-dessous d'une température critique correspondante; une longueur de la tranchée à l'intérieur du substrat diélectrique est adjacente à la première couche supraconductrice et s'étend le long d'un bord de celle-ci dans la première direction, et où la permittivité électrique de la tranchée est inférieure à la permittivité électrique du substrat diélectrique.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)