Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018125406) BIMODAL PHY FOR LOW LATENCY IN HIGH SPEED INTERCONNECTS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/125406 International Application No.: PCT/US2017/061658
Publication Date: 05.07.2018 International Filing Date: 15.11.2017
IPC:
G06F 13/40 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
40
Bus structure
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549, US
Inventors:
IYER, Venkatraman; US
HALLECK, William R.; US
SHAH, Rahul R.; US
LEE, Eric M.; US
Agent:
BURNETT, R. Alan; US
Priority Data:
15/390,64826.12.2016US
Title (EN) BIMODAL PHY FOR LOW LATENCY IN HIGH SPEED INTERCONNECTS
(FR) PHY BIMODAL POUR FAIBLE LATENCE DANS DES INTERCONNEXIONS À GRANDE VITESSE
Abstract:
(EN) Systems, methods, and apparatuses involve a PHY coupled to a MAC. The PHY can include a drift buffer coupled to an output of a receiver and a bypass branch coupled to the output of the receiver. The PHY includes a clocking multiplexer that includes a first clock input coupled to a recovered clock of the PHY and a second clock input coupled to a p-clock of the MAC; and a clock output configured to output one of the recovered clock or the p-clock based on a selection input value. The PHY includes a bypass multiplexer that includes a first data input coupled to an output of a drift buffer and a second data input coupled to the bypass branch; and a data output configured to output one of the output of the drift buffer or data from the bypass branch based on the section input value of the clocking multiplexer.
(FR) L'invention concerne des systèmes, procédés et appareils impliquant un PHY couplé à un MAC. Le PHY peut comprendre un tampon de dérive couplé à une sortie d'un récepteur et une branche de dérivation couplée à la sortie du récepteur. Le PHY comprend un multiplexeur d'horloge qui comprend une première entrée d'horloge couplée à une horloge récupérée du PHY et une seconde entrée d'horloge couplée à une horloge p du MAC ; et une sortie d'horloge configurée pour délivrer en sortie l'une de l'horloge récupérée ou de l'horloge p sur la base d'une valeur d'entrée de sélection. Le PHY comprend un multiplexeur de dérivation qui comprend une première entrée de données couplée à une sortie d'un tampon de dérive et une seconde entrée de données couplée à la branche de dérivation ; et une sortie de données configurée pour délivrer en sortie l'une de la sortie du tampon de dérive ou de données provenant de la branche de dérivation sur la base de la valeur d'entrée de section du multiplexeur d'horloge.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)