Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018123696) TFT SUBSTRATE, SCANNING ANTENNA COMPRISING TFT SUBSTRATE, AND METHOD FOR PRODUCING TFT SUBSTRATE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/123696 International Application No.: PCT/JP2017/045387
Publication Date: 05.07.2018 International Filing Date: 18.12.2017
IPC:
H01L 29/786 (2006.01) ,G02F 1/13 (2006.01) ,H01Q 3/34 (2006.01) ,H01Q 3/44 (2006.01) ,H01Q 13/22 (2006.01)
[IPC code unknown for H01L 29/786][IPC code unknown for G02F 1/13][IPC code unknown for H01Q 3/34][IPC code unknown for H01Q 3/44][IPC code unknown for H01Q 13/22]
Applicants:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventors:
美崎 克紀 MISAKI Katsunori; --
Agent:
奥田 誠司 OKUDA Seiji; JP
Priority Data:
2016-25532428.12.2016JP
Title (EN) TFT SUBSTRATE, SCANNING ANTENNA COMPRISING TFT SUBSTRATE, AND METHOD FOR PRODUCING TFT SUBSTRATE
(FR) SUBSTRAT DE TRANSISTORS EN COUCHES MINCES, ANTENNE À BALAYAGE COMPRENANT UN SUBSTRAT DE TRANSISTORS EN COUCHES MINCES ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT DE TRANSISTORS EN COUCHES MINCES
(JA) TFT基板、TFT基板を備えた走査アンテナ、およびTFT基板の製造方法
Abstract:
(EN) A TFT substrate (105) comprises: a transmission/reception region (R1) that includes a plurality of antenna unit regions (U); and a non-transmission/reception region (R2) that is located where the transmission/reception region is not. Each of the plurality of antenna unit regions has a TFT (10), and a patch electrode (3PE) that is electrically connected to a drain electrode (7D) for the TFT. The TFT substrate has: a source metal layer (7) that includes source electrodes (7S), the drain electrodes, and source bus lines (SL) for the TFTs; a gate metal layer (3) that is formed upon the source metal layer and includes gate electrodes (3G) and gate bus lines (GL) for the TFTs; a gate insulating layer (4) that is formed between the source metal layer and the gate metal layer; an interlayer insulating layer (11) that is formed upon the gate metal layer; and a conductive layer (19) that is formed upon the interlayer insulating layer. The patch electrodes are included in the gate metal layer.
(FR) Cette invention concerne substrat de transistors en couches minces (105), comprenant : une région d'émission/réception (R1) qui comprend une pluralité de régions d'unités d'antenne (U) ; et une région de non transmission/réception (R2) qui est disposée en dehors de la région d'émission/réception. Chaque zone de la pluralité de zones d'unité d'antenne comprend un transistor en couches minces (10) et une électrode patch (3PE) connectée à une électrode de drain (7D) pour le transistor en couches minces. Le substrat de transistors en couches minces comprend : une couche de métal source (7) qui comprend des électrodes de source (7S), les électrodes de drain et des lignes de bus source (SL) pour les transistors en couches minces ; une couche de métal de grille (3) qui est formée sur la couche de métal source et comprend des électrodes de grille (3G) et des lignes de bus de grille (GL) pour les transistors en couches minces ; une couche d'isolation de grille (4) qui est formée entre la couche de métal source et la couche de métal de grille ; une couche isolante inter-couches (11) qui est formée sur la couche de métal de grille ; et une couche conductrice (19) qui est formée sur la couche isolante inter-couches. Les électrodes patch sont incluses dans la couche de métal de grille.
(JA) TFT基板(105)は、複数のアンテナ単位領域(U)を含む送受信領域(R1)と、送受信領域以外の領域に位置する非送受信領域(R2)とを備える。複数のアンテナ単位領域のそれぞれは、TFT(10)と、TFTのドレイン電極(7D)に電気的に接続されたパッチ電極(3PE)とを有する。TFT基板は、TFTのソース電極(7S)、ドレイン電極、およびソースバスライン(SL)を含むソースメタル層(7)と、ソースメタル層上に形成され、TFTのゲート電極(3G)およびゲートバスライン(GL)を含むゲートメタル層(3)と、ソースメタル層とゲートメタル層との間に形成されたゲート絶縁層(4)と、ゲートメタル層上に形成された層間絶縁層(11)と、層間絶縁層上に形成された導電層(19)とを有する。パッチ電極は、ゲートメタル層に含まれる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)