WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018122619) SYSTEM AND METHOD FOR MEMORY ACCESS TOKEN REASSIGNMENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/122619 International Application No.: PCT/IB2017/001779
Publication Date: 05.07.2018 International Filing Date: 07.12.2017
IPC:
H04L 12/861 (2013.01) ,G06F 13/16 (2006.01) ,G06F 12/14 (2006.01) ,G06F 12/02 (2006.01) ,G06F 12/109 (2016.01)
Applicants: SMITT, Nicolai, Asbjorn[DK/DK]; DK (AL, AT, BE, BG, CH, CR, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, LU, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
MARVELL WORLD TRADE LTD.[BB/BB]; L'Horizon Gunsite Road Brittons Hill St. Michael, BB14027, BB (CN, JP, KR, US)
MARVELL TECHNOLOGY DENMARK (MTDK)[DK/DK]; Boge Alle 5, 1.th DK-2970 Horsholm, DK
Inventors: SMITT, Nicolai, Asbjorn; DK
SCHRODER, Jacob, Jul; DK
Agent: VALENZO, Bradley, H.; US
WHITE, Henry, Blanco; US
STANTON, Gregory, E.; US
WULFF, Richard, A.; US
RUPP, Brian, C.; US
Priority Data:
62/431,23807.12.2016US
Title (EN) SYSTEM AND METHOD FOR MEMORY ACCESS TOKEN REASSIGNMENT
(FR) SYSTÈME ET PROCÉDÉ DE RÉASSIGNATION DE JETON D'ACCÈS MÉMOIRE
Abstract:
(EN) A network device is described. The network device includes a plurality of ingress interfaces, a plurality of memory units configured to store packets received at the plurality of ingress interfaces, a first pool of memory access tokens, and one or more integrated circuits that implement a memory controller. The memory access tokens correspond to respective memory units and are distinct within the first pool. The memory controller is configured to selectively assign at least one individual memory access token to the ingress interfaces to govern write access to the memory units. The ingress interfaces write packets to memory units identified by the corresponding assigned memory access tokens. The network controller is configured to reassign a first memory access token from a first ingress interface to a second ingress interface between consecutive write commands from the first ingress interface based on a write access scheme to access non- sequential memory units.
(FR) La présente invention concerne un dispositif de réseau. Le dispositif de réseau comprend une pluralité d'interfaces d'entrée, une pluralité d'unités de mémoire conçues pour stocker des paquets reçus au niveau de la pluralité d'interfaces d'entrée, un premier groupe de jetons d'accès à la mémoire, et au moins un circuit intégré qui met en œuvre un dispositif de commande de mémoire. Les jetons d'accès à la mémoire correspondent à des unités de mémoire respectives et sont distincts dans le premier groupe. Le dispositif de commande de mémoire est conçu pour attribuer sélectivement au moins un jeton d'accès à la mémoire individuel aux interfaces d'entrée pour commander l'accès en écriture aux unités de mémoire. Les interfaces d'entrée écrivent des paquets dans des unités de mémoire identifiées par les jetons d'accès à la mémoire attribués correspondants. Le dispositif de réseau est conçu pour réattribuer un premier jeton d'accès à la mémoire d'une première interface d'entrée à une seconde interface d'entrée entre des commandes d'écriture consécutives de la première interface d'entrée sur la base d'un schéma d'accès d'écriture pour accéder à des unités de mémoire non séquentielles.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)