Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018121469) SYSTEM AND METHOD FOR HIGH-PRECISION CLOCK DELAY CALIBRATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/121469 International Application No.: PCT/CN2017/118233
Publication Date: 05.07.2018 International Filing Date: 25.12.2017
IPC:
H03K 5/135 (2006.01)
[IPC code unknown for H03K 5/135]
Applicants:
深圳市志奋领科技有限公司 SHENZHEN AKUSENSE TECHNOLOGY CO., LTD [CN/CN]; 中国广东省深圳市 宝安区新安街道23区创业路东南侧东联工业区一栋六楼602C 602C, F6, Bldg 1, Donglian Industrial Park, Southeast Side Chuangye Road 23 District, Xin'an Sub-District, Baoan District Shenzhen, Guangdong 518012, CN
Inventors:
叶立平 YE, Liping; CN
唐可信 TANG, Kexin; CN
Agent:
广州市越秀区哲力专利商标事务所(普通合伙) GUANGZHOU YUEXIU JILY PATENT & TRADEMARK LAW OFFICE; 中国广东省广州市 越秀区中山五路70号13层34号房(简称:L1334房) Room 34, L13, No. 70 Zhongshan Wulu Yuexiu District Guangzhou, Guangdong 510030, CN
Priority Data:
201611265841.030.12.2016CN
Title (EN) SYSTEM AND METHOD FOR HIGH-PRECISION CLOCK DELAY CALIBRATION
(FR) SYSTÈME ET PROCÉDÉ D'ÉTALONNAGE DE RETARD D'HORLOGE DE HAUTE PRÉCISION
(ZH) 一种高精度延迟时钟校准的系统及方法
Abstract:
(EN) Disclosed in the present invention are a system and a method for high-precision clock delay calibration. The calibration system comprises a NAND gate, an AND gate, a time delay chip, a multiplexer and a processing module; the multiplexer comprising a calibration end and an output end, the processing module comprising a time delay control end, a selection control end and a control switch end; the output end of the AND gate being electrically connected to the input end of the multiplexer by means of the time delay chip, the time delay control end of the processing module being electrically connected to the time delay chip, the selection control end of the processing module being electrically connected to the multiplexer, the control switch end of the processing module being electrically connected to the input end of the NAND gate, and the output end of the NAND gate being electrically connected to the input end of the AND gate. The present invention uses a pulse oscillation counting method to measure pulse width, then calculates the time delay, before finally adjusting the time delay chip so as to achieve the purpose of time delay calibration; the system can perform the calibration in real time, preventing the time delay chip from being affected by the temperature and other external factors, thereby, a high-precision measurement effect is achieved.
(FR) La présente invention concerne un système et un procédé d'étalonnage de retard d'horloge de haute précision. Le système d'étalonnage comprend une porte NON-ET, une porte ET, une puce à retard temporel, un multiplexeur et un module de traitement ; le multiplexeur comprenant une extrémité d'étalonnage et une extrémité de sortie, le module de traitement comprenant une extrémité de commande de retard temporel, une extrémité de commande de sélection et une extrémité de commutateur de commande ; l'extrémité de sortie de la porte ET étant électriquement connectée à l'extrémité d'entrée du multiplexeur au moyen de la puce à retard temporel, l'extrémité de commande de retard temporel du module de traitement étant électriquement connectée à la puce à retard temporel, l'extrémité de commande de sélection du module de traitement étant électriquement connectée au multiplexeur, l'extrémité de commutateur de commande du module de traitement étant électriquement connectée à l'extrémité d'entrée de la porte NON-ET, et l'extrémité de sortie de la porte NON-ET étant électriquement connectée à l'extrémité d'entrée de la porte ET. La présente invention utilise un procédé de comptage d'oscillations d'impulsion pour mesurer une largeur d'impulsion, puis calcule le retard temporel, avant de régler finalement la puce à retard temporel de manière à atteindre l'objectif d'étalonnage de retard temporel ; le système peut effectuer l'étalonnage en temps réel, empêchant la puce à retard temporel d'être affectée par la température et d'autres facteurs externes, ce qui permet d'obtenir un effet de mesure de haute précision.
(ZH) 本发明公开一种高精度延迟时钟校准系统及方法,校准系统包括与非门、与门、延时芯片、多路选择器和处理模块,所述多路选择器包括校准端和输出端,所述处理模块包括延时控制端、选择控制端和控制开关端;所述与门的输出端通过延时芯片与多路选择器的输入端电性连接,所述处理模块的延时控制端与延时芯片电性连接,所述处理模块的选择控制端与多路选择器电性连接,所述处理模块的控制开关端与与非门的输入端电性连接,所述与非门的输出端与与门的输入端电性连接。本发明采用脉冲振荡计数方法实现脉宽测量,然后进行延时计算,最后调整延时芯片达到延时校准的目的,其可以实时的进行校准,排除了温度及其他外界对延时芯片的影响,从而实现高精度测量的效果。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)