Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018120951) CIRCUIT BOARD STACK LAYER METHOD AND SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/120951 International Application No.: PCT/CN2017/104182
Publication Date: 05.07.2018 International Filing Date: 29.09.2017
IPC:
H05K 3/46 (2006.01) ,B23B 41/00 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
B PERFORMING OPERATIONS; TRANSPORTING
23
MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
B
TURNING; BORING
41
Boring or drilling machines or devices specially adapted for particular work; Accessories specially adapted therefor
Applicants:
广州兴森快捷电路科技有限公司 GUANGZHOU FASTPRINT CIRCUIT TECH CO., LTD. [CN/CN]; 中国广东省广州市 广州高新技术产业开发区科学城光谱中路33号 No.33, Guangpuzhong Rd., Science City, High-tech Industrial Development District, Guangzhou, Guangdong 510663, CN
深圳市兴森快捷电路科技股份有限公司 SHENZHEN FASTPRINT CIRCUIT TECH CO., LTD. [CN/CN]; 中国广东省深圳市 南山区粤海街道沙河西路与白石路交汇处深圳湾科技生态园一区2栋A座8-9层 8-9/F, Block A, Building 2, Zone 1, Shenzhen Bay Science and Technology Ecological Park, Intersection of Shahe Rd. W. and Baishi Rd., Yuehai Sub-District, Nanshan District, Shenzhen, Guangdong 518057, CN
宜兴硅谷电子科技有限公司 YIXING SILICON VALLEY ELECTRONICS TECH CO., LTD. [CN/CN]; 中国江苏省宜兴市 经济开发区诸桥路 Zhuqiao Rd., Economic Development District, Yixing, Jiangsu 214200, CN
Inventors:
吴渝锋 WU, Yufeng; CN
蒋俏俏 JIANG, Qiaoqiao; CN
卢贤文 LU, Xianwen; CN
易利军 YI, Lijun; CN
Agent:
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No. 85 Huacheng Avenue, Tianhe District, Guangzhou, Guangdong 510623, CN
Priority Data:
201611264604.230.12.2016CN
Title (EN) CIRCUIT BOARD STACK LAYER METHOD AND SYSTEM
(FR) PROCÉDÉ ET SYSTÈME DE COUCHE D'EMPILEMENT DE CARTE DE CIRCUIT IMPRIMÉ
(ZH) 线路板叠层方法与系统
Abstract:
(EN) Disclosed are a circuit board stack layer method and system, and the method comprises the following steps: storing thickness information corresponding to a copper foil layer model, thickness information corresponding to a board layer model and thickness information corresponding to a prepreg layer model (S101); acquiring circuit board layer number information and material model information of a circuit board file (S102); generating a stack layer frame according to the circuit board layer number information (S103); filtering and selecting from the material model information several first material model combinations satisfying a processing capability (S104); obtaining thickness information of the stack layer frame according to the thickness information corresponding to each material model in the first material model combinations (S105); and filtering and selecting from the first material model combinations second material model combinations having a thickness satisfying a default value and corresponding to the stack layer frame (S106). The method can be used to determine that each layer of material of a stack frame satisfies a processing capability requirement and increase the production efficiency and the product passing rate. In addition, the thickness of the stack frame can satisfy a customer thickness requirement for a circuit board product, thus ensuring the quality passing rate of the circuit board product.
(FR) L'invention concerne un procédé et un système de couche d'empilement de carte de circuit imprimé, et le procédé comprend les étapes suivantes consistant à : stocker des informations d'épaisseur correspondant à un modèle de couche de feuille de cuivre, des informations d'épaisseur correspondant à un modèle de couche de carte et des informations d'épaisseur correspondant à un modèle de couche de préimprégné (S101) ; acquérir des informations de nombre de couches de carte de circuit imprimé et des informations de modèle de matériau d'un fichier de carte de circuit imprimé (S102) ; générer une trame de couche d'empilement conformément aux informations de nombre de couches de carte de circuit imprimé (S103) ; filtrer et sélectionner à partir des informations de modèle de matériau plusieurs premières combinaisons de modèles de matériau satisfaisant une capacité de traitement (S104) ; obtenir des informations d'épaisseur de la trame de couche d'empilement en fonction des informations d'épaisseur correspondant à chaque modèle de matériau dans les premières combinaisons de modèles de matériau (S105) ; et filtrer et sélectionner, à partir des premières combinaisons de modèles de matériau, des secondes combinaisons de modèles de matériau ayant une épaisseur satisfaisant une valeur par défaut et correspondant à la trame de couche d'empilement (S106). Le procédé peut être utilisé pour déterminer que chaque couche de matériau d'une trame d'empilement satisfait une exigence de capacité de traitement et augmente l'efficacité de production et le taux de passage de produit. De plus, l'épaisseur de la trame d'empilement peut satisfaire une exigence d'épaisseur de client pour un produit de carte de circuit imprimé, garantissant ainsi le taux de passage de qualité du produit de carte de circuit imprimé.
(ZH) 提供一种线路板叠层方法及系统,所述方法包括如下步骤:存储铜箔层型号对应的厚度信息、板材层型号对应的厚度信息与半固化片层型号对应的厚度信息(S101);获取线路板文件中的线路板层数信息与材料型号信息(S102);根据所述线路板层数信息生成叠层框架(S103);从所述材料型号信息中筛选出满足工艺能力的若干个第一材料型号组合(S104);根据第一材料型号组合中各材料型号对应的厚度信息得到所述叠层框架的厚度信息(S105),从第一材料型号组合中筛选出厚度满足预设值的所述叠层框架相应的第二材料型号组合(S106)。该方法能确定叠层框架的各层材料符合工艺能力要求,能提高生产效率与产品合格率。另外,叠层框架的厚度能满足于客户对线路板产品的厚度要求,从而能够确保线路板产品质量合格率。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)