Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018120780) METHOD AND SYSTEM FOR PCIE INTERRUPT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/120780 International Application No.: PCT/CN2017/093470
Publication Date: 05.07.2018 International Filing Date: 19.07.2017
IPC:
G06F 9/48 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
48
Programme initiating; Programme switching, e.g. by interrupt
Applicants:
深圳开立生物医疗科技股份有限公司 SONOSCAPE MEDICAL CORP. [CN/CN]; 中国广东省深圳市 南山区玉泉路毅哲大厦4、5、8、9、10楼 4/F, 5/F, 8/F, 9/F & 10/F Yizhe Building, Yuquan Road, Nanshan Shenzhen, Guangdong 518051, CN
Inventors:
梁康 LIANG, Kang; CN
朱曦 ZHU, Xi; CN
肖礼盛 XIAO, Lisheng; CN
张琳霞 ZHANG, Linxia; CN
刘家家 LIU, Jiajia; CN
Agent:
深圳市深佳知识产权代理事务所(普通合伙) SHENPAT INTELLECTUAL PROPERTY AGENCY; 中国广东省深圳市 国贸大厦15楼西座1521室 Room 1521 West Block, Guomao Building Shenzhen, Guangdong 518014, CN
Priority Data:
201611227961.127.12.2016CN
Title (EN) METHOD AND SYSTEM FOR PCIE INTERRUPT
(FR) PROCÉDÉ ET SYSTÈME POUR INTERRUPTION PCIE
(ZH) PCIe中断方法和系统
Abstract:
(EN) Provided are a method and system for a PCIe interrupt. The method comprises: receiving an interrupt request (S110); acquiring a type of an interrupt configured in an FPGA (S120); generating, according to the type of the interrupt, PCIe interrupt data, and determining, according to the type of the interrupt, a transmission interface corresponding to the PCIe interrupt data at a PCIe interface (S130); and transmitting, by means of the transmission interface, the PCIe interrupt data (S140). The method expands compatibility of an FPGA with a processor interrupt. Moreover, respective interrupt functions can be developed and maintained independently, such that the interrupt functions do not interfere with one another and can be developed with less difficulty. Moreover, the present invention facilitates building an FPGA logic platform and ensures building of a platform for a driving layer from a bottom layer.
(FR) L'invention concerne un procédé et un système pour une interruption PCIe. Le procédé comporte les étapes consistant à: recevoir une demande d'interruption (S110); acquérir le type d'une interruption configurée dans un FPGA (S120); générer, d'après le type de l'interruption, des données d'interruption PCIe, et déterminer, d'après le type de l'interruption, une interface d'émission correspondant aux données d'interruption PCIe au niveau d'une interface PCIe (S130); et émettre, au moyen de l'interface d'émission, les données d'interruption PCIe (S140). Le procédé étend la compatibilité d'un FPGA avec une interruption de processeur. De plus, des fonctions d'interruption respectives peuvent être développées et entretenues indépendamment, de telle façon que les fonctions d'interruption n'interférent pas entre elles et puissent être développées avec une difficulté moindre. En outre, la présente invention facilite la construction d'une plate-forme logique de FPGA et assure la construction d'une plate-forme pour une couche de pilotage à partir d'une couche inférieure.
(ZH) 一种PCIe中断方法和系统,该方法包括:接收中断请求(S110);获取FPGA中已配置的中断类型(S120);根据中断类型生成PCIe中断数据,并根据中断类型确定PCIe接口上PCIe中断数据对应的传输接口(S130);通过传输接口发送PCIe中断数据(S140)。通过该方法,扩展了FPGA对处理器中断的兼容性。而且每种中断功能都可以独立开发和维护,且相互之间不会产生影响,降低了开发难度,且有助于实现FPGA逻辑平台化建设,也能从底层保证驱动层的平台化建设。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)