Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018120328) DRIVE METHOD AND DRIVE DEVICE FOR GOA CIRCUIT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/120328 International Application No.: PCT/CN2017/071330
Publication Date: 05.07.2018 International Filing Date: 17.01.2017
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO.,LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132, CN
Inventors:
石龙强 SHI, Longqiang; CN
陈书志 CHEN, Shu Jhih; CN
Agent:
深圳市铭粤知识产权代理有限公司 MING & YUE INTELLECTUAL PROPERTY LAW FIRM; 中国广东省深圳市南山区南山街道前海路泛海城市广场2栋604室 Room 604 Building 2, Oceanwide City Square, Qianhai Road, Nanshan Street, Nanshan District Shenzhen, Guangdong 518066, CN
Priority Data:
201611262263.530.12.2016CN
Title (EN) DRIVE METHOD AND DRIVE DEVICE FOR GOA CIRCUIT
(FR) PROCÉDÉ DE COMMANDE ET DISPOSITIF DE COMMANDE POUR UN CIRCUIT GOA
(ZH) GOA电路的驱动方法和驱动装置
Abstract:
(EN) A drive method and drive device for a GOA circuit. The drive device comprises a timing control chip and a GOA circuit. The GOA circuit comprises multiple stages of GOA drive units in a cascaded arrangement. The timing control chip inputs a first clock signal, a second clock signal, and a constant voltage level to each of the GOA drive units to drive the multiple stages of the GOA drive units to output a scan drive signal stage by stage. The first and second clock signals are two different clock signals selected from a clock signal group, and the clock signal group comprises eight high-frequency clock signals CK1-CK8, wherein CK(m+4) is an inverted signal of CKm, the period of the high-frequency clock signals is T, the high-voltage level pulse width in one period T is T1, and during scanning and driving of each frame, a high-voltage level pulse width of a high-frequency clock signal CKm in a first period is T1m, and T1m < T1, with m = 1, 2, 3, 4.
(FR) La présente invention concerne un procédé de commande et un dispositif de commande pour un circuit GOA. Le dispositif de commande comprend une puce de commande de synchronisation et un circuit GOA. Le circuit GOA comprend de multiples étages d’unités de commande GOA disposées en cascade. La puce de commande de synchronisation entre un premier signal d’horloge, un second signal d’horloge et un niveau de tension constante dans chacune des unités de commande GOA pour commander les multiples étages des unités de commande GOA pour qu’elles délivrent un signal de commande de balayage étage par étage. Les premier et second signaux d’horloge sont deux signaux d’horloge différents sélectionnés parmi un groupe de signaux d’horloge, et le groupe de signaux d’horloge comprend huit signaux d’horloge à haute fréquence CK1-CK8, CK(m+4) étant un signal inversé de CKm, la période des signaux d’horloge à haute fréquence est T, la largeur d’impulsion de niveau de haute tension dans une période T est T1, et durant un balayage et une commande de chaque trame, une largeur d’impulsion de niveau de haute tension d’un signal d’horloge à haute fréquence CKm dans une première période est T1m, et T1m < T1, avec m = 1, 2, 3, 4.
(ZH) 一种GOA电路的驱动方法和驱动装置,包括时序控制芯片和GOA电路,该GOA电路包括级联设置的多级GOA驱动单元,该时序控制芯片向每一级GOA驱动单元输入第一时钟信号、第二时钟信号以及恒压电位,驱动该多级GOA驱动单元逐级输出扫描驱动信号;该第一时钟信号和该第二时钟信号选自一时钟信号组中的两个不同时钟信号,该时钟信号组包括八个高频时钟信号CK1~CK8;其中,CKm和CKm+4互为反相信号;每一个高频时钟信号的周期为T,在一个周期T中高电平脉宽为T1;其中,在每一帧图像的扫描驱动中:高频时钟信号CKm的第一个周期的高电平脉宽为T1m,且T1m
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)