WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018106326) POWER SEMICONDUCTOR DEVICES HAVING GATE TRENCHES AND BURIED TERMINATION STRUCTURES AND RELATED METHODS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/106326    International Application No.:    PCT/US2017/054224
Publication Date: 14.06.2018 International Filing Date: 29.09.2017
IPC:
H01L 29/66 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01), H01L 29/10 (2006.01)
Applicants: CREE, INC. [US/US]; 4600 Silicon Drive Durham, North Carolina 27703 (US)
Inventors: LICHTENWALNER, David J.; (US).
VAN BRUNT, Edward R.; (US).
HULL, Brett; (US)
Agent: AYERS, D. Randal; (US)
Priority Data:
15/372,505 08.12.2016 US
Title (EN) POWER SEMICONDUCTOR DEVICES HAVING GATE TRENCHES AND BURIED TERMINATION STRUCTURES AND RELATED METHODS
(FR) DISPOSITIFS À SEMI-CONDUCTEUR DE PUISSANCE AYANT DES TRANCHÉES DE GRILLE ET DES STRUCTURES DE TERMINAISON ENTERRÉES ET PROCÉDÉS ASSOCIÉS
Abstract: front page image
(EN)Semiconductor devices include a semiconductor layer structure comprising a drift region that includes a wide band-gap semiconductor material. A shielding pattern of a conductivity type opposite to the one of the drift region is provided in an upper portion of the drift region in an active region of the device and a termination structureof a conductivity type opposite to the one of the drift region is provided in the upper portion of the drift region in a termination region of the device. A gate trench extends into an upper surface of the semiconductor layer structure. The semiconductor layer structure includes a semiconductor layer that extends above and at least partially covers the termination structure.
(FR)Des dispositifs à semi-conducteur comprennent une structure de couche semi-conductrice comprenant une région de dérive qui comprend un matériau semi-conducteur à large bande interdite. Un motif de blindage d'un type de conductivité opposé à celui de la région de dérive est disposé dans une partie supérieure de la région de dérive dans une région active du dispositif et une structure de terminaison d'un type de conductivité opposé à celui de la région de dérive est disposée dans la partie supérieure de la région de dérive dans une région de terminaison du dispositif. Une tranchée de grille s'étend dans une surface supérieure de la structure de couche semi-conductrice. La structure de couche semi-conductrice comprend une couche semi-conductrice qui s'étend au-dessus de la structure de terminaison et la recouvre au moins partiellement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)