Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018106294) NON-VOLATILE MEMORY ARRAY WITH MEMORY GATE AND SOURCE LINE SCRAMBLING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/106294 International Application No.: PCT/US2017/046698
Publication Date: 14.06.2018 International Filing Date: 14.08.2017
IPC:
G11C 16/04 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
04
using variable threshold transistors, e.g. FAMOS
Applicants:
CYPRESS SEMICONDUCTOR CORPORATION [US/US]; 198 Champion Court San Jose, California 95134, US
Inventors:
CHEN, Chun; US
BETSER, Yoram; IL
CHANG, Kuo-Tung; US
GIVANT, Amichai; IL
SHETTY, Shivananda; US
FANG, Shenqing; US
Priority Data:
15/471,41828.03.2017US
62/431,58208.12.2016US
Title (EN) NON-VOLATILE MEMORY ARRAY WITH MEMORY GATE AND SOURCE LINE SCRAMBLING
(FR) MATRICE MÉMOIRE NON VOLATILE AVEC GRILLE DE MÉMOIRE ET BROUILLAGE DE LIGNE DE SOURCE
Abstract:
(EN) A memory device includes a memory array arranged in rows and columns. The memory array may have at least four non-volatile memory (NVM) cells coupled in the same column of the memory array, in which each NVM cell may include a memory gate. The first and second NVM cells of the at least four NVM cells may share a first source region, and the third and fourth NVM cells may share a second source region. The memory gates of the first and second NVM cells may not be electrically coupled with one another, and the first and second source regions may not be electrically coupled with one another. Each of the first and second source regions may be electrically coupled with at least another source region of the same column in the memory array.
(FR) L'invention concerne un dispositif de mémoire comprenant une matrice mémoire agencée en rangées et en colonnes. La matrice mémoire peut comporter au moins quatre cellules de mémoire non volatile (NVM) couplées dans la même colonne de la matrice mémoire, chaque cellule NVM pouvant comprendre une grille de mémoire. Les première et seconde cellules NVM des au moins quatre cellules NVM peuvent partager une première région source, et les troisième et quatrième cellules NVM peuvent partager une seconde région source. Les grilles de mémoire des première et seconde cellules NVM peuvent ne pas être couplées électriquement entre elles, et les première et seconde régions de source peuvent ne pas être couplées électriquement entre elles. Chacune des première et seconde régions de source peut être couplée électriquement à au moins une autre région de source de la même colonne dans la matrice mémoire.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)