WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018104830) OVERFLOW DETECTION FOR SIGN-MAGNITUDE ADDERS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/104830    International Application No.:    PCT/IB2017/057532
Publication Date: 14.06.2018 International Filing Date: 30.11.2017
IPC:
G06F 7/48 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504 (US).
IBM (CHINA) INVESTMENT COMPANY LTD. [CN/CN]; 25/F, Pangu Plaza, No. 27, Central North 4th Ring Road Chaoyang District Beijing 100101 (CN) (MG only).
IBM DEUTSCHLAND GMBH [DE/DE]; c/o IBM Deutschland Management & Business Support GmbH Patentwesen und Urheberrecht Postfach 71137 Ehningen (DE) (MG only)
Inventors: MUELLER, Silvia Melitta; (DE).
LEBER, Petra; (DE).
LICHTENAU, Cedric; (DE)
Agent: DOEHLER, Denis; (DE)
Priority Data:
15/372,867 08.12.2016 US
Title (EN) OVERFLOW DETECTION FOR SIGN-MAGNITUDE ADDERS
(FR) DÉTECTION DE DÉPASSEMENT POUR DES ADDITIONNEURS DE SIGNE-MAGNITUDE
Abstract: front page image
(EN)A circuit is provided which includes arithmetic computation logic (201) configured to add or subtract operands of variable length to produce a result in a sign-magnitude data format. The circuit also includes an overflow detector (210) to provide an overflow signal indicative of whether the result fits within a specified result length l. The overflow detector (210) operates on the operands prior to the arithmetic computation logic (201) producing the result to determine, independent of the result produced by the arithmetic computation logic (201), whether the result fits within the specified result length l.
(FR)L'invention concerne un circuit qui est pourvu d'une logique de calcul arithmétique (201) configurée de sorte à ajouter ou à soustraire des opérandes de longueur variable afin de produire un résultat dans un format de données de signe-magnitude. Le circuit comprend également un détecteur de dépassement (210) afin de fournir un signal de dépassement indiquant si le résultat correspond à une longueur de résultat spécifiée l. Le détecteur de dépassement (210) agit sur les opérandes avant la logique de calcul arithmétique (201), produisant le résultat pour déterminer, indépendamment du résultat produit par la logique de calcul arithmétique (201), si le résultat correspond à la longueur de résultat spécifiée l.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)