Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018104696) AN APPARATUS AND METHOD FOR PERFORMING ARITHMETIC OPERATIONS TO ACCUMULATE FLOATING-POINT NUMBERS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/104696 International Application No.: PCT/GB2017/053163
Publication Date: 14.06.2018 International Filing Date: 19.10.2017
IPC:
G06F 9/30
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
Applicants:
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge Cambridgeshire CB1 9NJ, GB
Inventors:
LUTZ, David Raymond; US
BURGESS, Neil; GB
HINDS, Christopher Neal; US
ENGH-HALSTVEDT, Andreas Due; NO
Agent:
HORNER, David Richard; GB
Priority Data:
15/370,66006.12.2016US
Title (EN) AN APPARATUS AND METHOD FOR PERFORMING ARITHMETIC OPERATIONS TO ACCUMULATE FLOATING-POINT NUMBERS
(FR) APPAREIL ET PROCÉDÉ SERVANT À EFFECTUER DES OPÉRATIONS ARITHMÉTIQUES POUR ACCUMULER DES NOMBRES À VIRGULE FLOTTANTE
Abstract:
(EN) An apparatus and method are provided for performing arithmetic operations to accumulate floating-point numbers. The apparatus comprises execution circuitry to perform arithmetic operations, and decoder circuitry to decode a sequence of instructions in order to generate control signals to control the arithmetic operations performed by the execution circuitry. A convert and accumulate instruction is provided, and the decoder circuitry is responsive to decoding such a convert and accumulate instruction within the sequence of instructions to generate one or more control signals to control the execution circuitry. In particular, the execution circuitry is responsive to such control signals to convert at least one floating-point operand identified by the convert and accumulate instruction into a corresponding N-bit fixed-point operand having M fraction bits, where M is less than N and M is dependent on a format of the floating-point operand. In addition, the execution circuitry accumulates each corresponding N bit fixed-point operand and a P bit fixed-point operand identified by the convert and accumulate instruction in order to generate a P bit fixed-point result value, where P is greater than N and also has M fraction bits. This provides a fast and efficient mechanism for accumulating floating-point numbers in a manner that is associative, and hence enables reproducible and correct results to be generated irrespective of the order in which the floating-point numbers are accumulated.
(FR) L'invention concerne un appareil et un procédé servant à effectuer des opérations arithmétiques pour accumuler des nombres à virgule flottante. L'appareil comprend des circuits d'exécution pour effectuer des opérations arithmétiques, et des circuits de décodeur pour décoder une séquence d'instructions afin de générer des signaux de commande pour commander les opérations arithmétiques effectuées par les circuits d'exécution. Une instruction de conversion et d'accumulation est fournie, et les circuits de décodeur réalisent ensuite le décodage d'une telle instruction de conversion et d'accumulation dans la séquence d'instructions pour générer un ou plusieurs signaux de commande pour commander les circuits d'exécution. En particulier, les circuits d'exécution réagissent à de tels signaux de commande pour convertir au moins un opérande à virgule flottante identifié par l'instruction de conversion et d'accumulation en un opérande à virgule fixe à N bits correspondant ayant M bits de fraction, M étant inférieur à N et M étant dépendant d'un format de l'opérande à virgule flottante. De plus, les circuits d'exécution accumulent chaque opérande à virgule fixe à N bits correspondant et un opérande à virgule fixe à P bits identifié par l'instruction de conversion et d'accumulation afin de générer une valeur de résultat à virgule fixe à P bits, P étant supérieur à N et ayant également M bits de fraction. Ceci permet d'obtenir un mécanisme rapide et efficace pour accumuler des nombres à virgule flottante d'une manière qui est associative, et permet donc de générer des résultats reproductibles et corrects quel que soit l'ordre dans lequel les nombres à virgule flottante sont accumulés.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)