WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018103599) ACTIVE SWITCH ARRAY SUBSTRATE AND FABRICATION METHOD THEREFOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/103599 International Application No.: PCT/CN2017/114369
Publication Date: 14.06.2018 International Filing Date: 04.12.2017
IPC:
H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
Applicants: HKC CORPORATION LIMITED[CN/CN]; 5th and 7th Floor of Factory Building 1, Jiuzhou Yangguang Factory Buildings 1, 2, 3 of HKC Industrial Park, Privately Operated Industrial Park Shuitian Village, Shiyan Sub-District, Bao'an District Shenzhen, Guangdong 518000, CN
CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; No.1 Shijing Rd., Jieshi, Ba'nan District Chongqing 400000, CN
Inventors: CHO, En-tsung; CN
Agent: INTELLECTUAL PROPERTY AGENCY; Room 210-212, 2/F, Building "Golden" (Block 11 Industrial Village of Former Nantou Cheng) Design Industrial Park, No.3838, Nanshan Road, Nanshan District Shenzhen, Guangdong 518052, CN
Priority Data:
201611127220.608.12.2016CN
Title (EN) ACTIVE SWITCH ARRAY SUBSTRATE AND FABRICATION METHOD THEREFOR
(FR) SUBSTRAT DE RÉSEAU DE COMMUTATEURS ACTIFS ET SON PROCÉDÉ DE FABRICATION
(ZH) 主动开关阵列基板及其制备方法
Abstract: front page image
(EN) An active switch array substrate and a fabrication method therefor, comprising: providing a substrate (10); plating a first metal layer on the substrate; performing a first photolithography process on the first metal layer to form a gate electrode (20); depositing an amorphous silicon layer (30) on the substrate and the gate electrode; plating to form a second metal layer on the amorphous silicon layer; performing a second photolithography process on the second metal layer so as to form a patterned second metal layer (40); coating a passivation layer (50) on the patterned second metal layer; performing a third photolithography process on the passivation layer so as to form a through hole (51) on the passivation layer; plating a light-transmitting conductive layer (60) on the passivation layer; performing a fourth photolithography process on the light-transmitting conductive layer, the passivation layer, and the patterned second metal layer to form a channel (70), a source (41) and a drain (43) on the light-transmitting conductive layer, the passivation layer and the patterned second metal layer.
(FR) L'invention concerne un substrat de réseau de commutateurs actifs et son procédé de fabrication, consistant à : utiliser un substrat (10) ; effectuer un revêtement métallique d'une première couche métallique sur le substrat ; effectuer un premier processus de photolithographie sur la première couche métallique pour former une électrode de grille (20) ; déposer une couche de silicium amorphe (30) sur le substrat et l'électrode de grille ; effectuer un revêtement métallique pour former une seconde couche métallique sur la couche de silicium amorphe ; effectuer un deuxième processus de photolithographie sur la seconde couche métallique de façon à former une seconde couche métallique à motifs (40) ; revêtir une couche de passivation (50) sur la seconde couche métallique à motifs ; effectuer un troisième processus de photolithographie sur la couche de passivation de manière à former un trou traversant (51) sur la couche de passivation ; effectuer un revêtement métallique d'une couche conductrice électroluminescente (60) sur la couche de passivation ; effectuer un quatrième processus de photolithographie sur la couche conductrice électroluminescente, la couche de passivation et la seconde couche métallique à motifs pour former un canal (70), une source (41) et un drain (43) sur la couche conductrice électroluminescente, la couche de passivation et la seconde couche métallique à motifs.
(ZH) 一种主动开关阵列基板及其制备方法,包括:提供基板(10);在基板上镀覆第一金属层;对第一金属层进行第一次光刻处理,形成栅极(20);于基板、栅极上沉积非晶硅层(30);在非晶硅层上镀覆形成第二金属层;对第二金属层进行第二次光刻处理,以形成图案化第二金属层(40);于图案化第二金属层上涂覆钝化层(50);对钝化层进行第三次光刻处理,以形成通孔(51)于钝化层上;于钝化层上镀覆透光导电层(60);对透光导电层、钝化层、及图案化第二金属层进行第四次光刻处理,于透光导电层、钝化层、及图案化第二金属层上形成通道(70)、源极(41)及漏极(43)。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)