Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018103556) QUASI-CYCLIC LDPC CODE DATA PROCESSING APPARATUS AND PROCESSING METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/103556 International Application No.: PCT/CN2017/113414
Publication Date: 14.06.2018 International Filing Date: 28.11.2017
IPC:
H04L 1/00 (2006.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
1
Arrangements for detecting or preventing errors in the information received
Applicants:
中兴通讯股份有限公司 ZTE CORPORATION [CN/CN]; 中国广东省深圳市 南山区高新技术产业园科技南路中兴通讯大厦 ZTE Plaza, Keji Road South, Hi-Tech Industrial Park, Nanshan District Shenzhen, Guangdong 518057, CN
Inventors:
李立广 LI, Liguang; CN
徐俊 XU, Jun; CN
许进 XU, Jin; CN
Agent:
北京品源专利代理有限公司 BEYOND ATTORNEYS AT LAW; 中国北京市 海淀区莲花池东路39号西金大厦6层 F6, Xijin Centre 39 Lianhuachi East Rd., Haidian District Beijing 100036, CN
Priority Data:
201611131566.309.12.2016CN
Title (EN) QUASI-CYCLIC LDPC CODE DATA PROCESSING APPARATUS AND PROCESSING METHOD
(FR) APPAREIL DE TRAITEMENT DE DONNÉES DE CODE LDPC QUASI-CYCLIQUE ET PROCÉDÉ DE TRAITEMENT
(ZH) 准循环LDPC码数据处理装置及处理方法
Abstract:
(EN) Disclosed in the present application are a quasi-cyclic LDPC code data processing apparatus and processing method, the apparatus comprising a storage module, configured to store a fundamental matrix and a set of boost values used for quasi-cyclic LDPC coding; a coding module, configured to acquire the fundamental matrix and a boost value from the storage module and, on the basis of the acquired fundamental matrix and boost value, implement quasi-cyclic LDPC coding of an information sequence to be encoded to obtain an LDPC coding output sequence; and a rate matching module, configured to select a rate matching output sequence from the LDPC coding output sequence.
(FR) La présente invention concerne un appareil de traitement de données de code LDPC quasi-cyclique et un procédé de traitement, l'appareil comprenant un module de mémorisation configuré pour mémoriser une matrice fondamentale et un ensemble de valeurs d'amplification servant à un codage LDPC quasi-cyclique ; un module de codage configuré pour acquérir la matrice fondamentale et une valeur d'amplification à partir du module de mémorisation, et, sur la base de la matrice fondamentale et de la valeur d'amplification acquises, mettre en œuvre un codage LDPC quasi-cyclique d'une séquence d'informations à coder pour obtenir une séquence de sortie de codage LDPC ; et un module d'adaptation de débit configuré pour sélectionner une séquence de sortie d'adaptation de débit à partir de la séquence de sortie de codage LDPC.
(ZH) 本文公布一种准循环LDPC码数据处理装置及处理方法,所述装置包括存储模块,配置为存储准循环LDPC编码所用的一个基础矩阵和一组提升值;编码模块,配置为从所述存储模块中获取所述基础矩阵和一个提升值,基于获取的所述基础矩阵和提升值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;速率匹配模块,配置为从所述LDPC编码输出序列中,选择出速率匹配输出序列。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)