Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018102981) FULL-DUPLEX AND HALF-DUPLEX SERIAL PORT SIGNAL CONVERSION CIRCUIT, AND ROBOT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/102981 International Application No.: PCT/CN2016/108660
Publication Date: 14.06.2018 International Filing Date: 06.12.2016
IPC:
G06F 13/38 (2006.01) ,H04L 5/14 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
5
Arrangements affording multiple use of the transmission path
14
Two-way operation using the same type of signal, i.e. duplex
Applicants:
郝磊 HAO, Lei [CN/CN]; CN
吉蒂机器人私人有限公司 GT ROBOT TECHNOLOGY PTE. LTD. [SG/SG]; 新加坡新加坡 加冷大道10号阿普利亚大厦#13-18 #13-18, Aperia 10 Kallang Avenue Singapore 339510, SG
Inventors:
郝磊 HAO, Lei; CN
Agent:
北京品源专利代理有限公司 BEYOND ATTORNEYS AT LAW; 中国北京市 海淀区莲花池东路39号西金大厦6层 F6, Xijin Centre 39 Lianhuachi East Road, Haidian District Beijing 100036, CN
Priority Data:
Title (EN) FULL-DUPLEX AND HALF-DUPLEX SERIAL PORT SIGNAL CONVERSION CIRCUIT, AND ROBOT
(FR) CIRCUIT DE CONVERSION DE SIGNAL DE PORT SÉRIE EN DUPLEX INTÉGRAL ET EN SEMI-DUPLEX, ET ROBOT
(ZH) 全双工与半双工串口信号转换电路及机器人
Abstract:
(EN) A full-duplex and half-duplex serial port signal conversion circuit, and a robot, wherein said circuit comprises: a first logic gate branch circuit and a second logic gate branch circuit. The first logic gate branch circuit is connected between a full-duplex signal output terminal and a half-duplex signal transceiver terminal, and is used to transmit a logic signal outputted by the full-duplex signal output terminal to the half-duplex signal transceiver terminal, as well as to output an enabling signal generated according to the logic signal outputted by the full-duplex signal output terminal from an enabling signal output terminal of the first logic gate branch circuit to an enabling output terminal of the second logic gate branch circuit; the second logic gate branch circuit is connected between a full-duplex signal receiving terminal and the half-duplex signal transceiver terminal, and is used to correspondingly switch the second logic gate branch circuit on or off according to the enabling signal received by the enabling output terminal of the second logic gate branch circuit, and when the second logic gate branch circuit is switched on, the logic signal outputted by the half-duplex signal transceiver terminal is transmitted to the full-duplex signal receiving terminal.
(FR) L’invention concerne un circuit de conversion de signal de port série en duplex intégral et en semi-duplex, et un robot, ledit circuit comprenant : un premier circuit de dérivation de porte logique et un second circuit de dérivation de porte logique. Le premier circuit de dérivation de porte logique est connecté entre un terminal de sortie de signal en duplex intégral et un terminal émetteur-récepteur de signal en semi-duplex, et est utilisé pour transmettre un signal logique émis par le terminal de sortie de signal en duplex intégral au terminal émetteur-récepteur de signal en semi-duplex, ainsi que pour délivrer un signal d'activation généré selon le signal logique émis par le terminal de sortie de signal en duplex intégral à partir d'un terminal de sortie de signal d'activation du premier circuit de dérivation de porte logique vers un terminal de sortie d'activation du second circuit de dérivation de porte logique ; le second circuit de dérivation de porte logique est connecté entre un terminal de réception de signal en duplex intégral et le terminal émetteur-récepteur de signal en semi-duplex, et est utilisé pour commuter de manière correspondante le second circuit de dérivation de porte logique sur ou hors tension en fonction du signal d'activation reçu par le terminal de sortie d'activation du second circuit de dérivation de porte logique, et lorsque le second circuit de dérivation de grille logique est allumé, le signal logique émis par le terminal émetteur-récepteur de signal en semi-duplex est transmis au terminal de réception de signal en duplex intégral.
(ZH) 一种全双工与半双工串口信号转换电路及机器人,该电路包括:第一逻辑门支路和第二逻辑门支路;其中,第一逻辑门支路连接在全双工信号输出端和半双工信号收发端之间,用于将全双工信号输出端输出的逻辑信号传输至半双工信号收发端,以及将根据全双工信号输出端输出的逻辑信号生成的使能信号由第一逻辑门支路的使能信号输出端输出至第二逻辑门支路的使能输出端;以及第二逻辑门支路连接在全双工信号接收端和半双工信号收发端之间,用于根据第二逻辑门支路的使能输出端接收到的使能信号,相应地导通或断路第二逻辑门支路,当第二逻辑门支路导通时,将半双工信号收发端输出的逻辑信号传输至全双工信号接收端。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)