WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018099118) SYNCHRONOUS RECTIFICATION TIMING CONTROLLER, WIRELESSLY CHARGING FULL-BRIDGE SYNCHRONOUS RECTIFICATION CIRCUIT AND SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/099118 International Application No.: PCT/CN2017/095605
Publication Date: 07.06.2018 International Filing Date: 02.08.2017
IPC:
H02M 3/335 (2006.01)
Applicants: WUXI CHINA RESOURCES SEMICO CO., LTD.[CN/CN]; No. 180-22, Linghu Road, Taihu International Science and Technology Park Wuxi, Jiangsu 214135, CN
Inventors: YUAN, Wei; CN
Agent: SHANGHAI ZHIXIN PATENT AGENT LTD.; 26/F, Zhi Jun Building, 1223 Xie Tu Rd. Shanghai 200032, CN
WANG, Jie; CN
ZHENG, Xuan; CN
Priority Data:
201611078539.430.11.2016CN
Title (EN) SYNCHRONOUS RECTIFICATION TIMING CONTROLLER, WIRELESSLY CHARGING FULL-BRIDGE SYNCHRONOUS RECTIFICATION CIRCUIT AND SYSTEM
(FR) CONTRÔLEUR DE SYNCHRONISATION DE REDRESSEMENT SYNCHRONE, CIRCUIT ET SYSTÈME DE REDRESSEMENT SYNCHRONE EN PONT COMPLET À CHARGE SANS FIL
(ZH) 同步整流时序控制器、无线充电全桥同步整流电路及系统
Abstract: front page image
(EN) A synchronous rectification timing controller (220), and a wirelessly charging full-bridge synchronous rectification circuit and system (200). The synchronous rectification timing controller comprises: a first comparator (CP1) configured to compare a first AC signal and a rectified signal, so as to output a first AC high sampled signal (AC1_high); a second comparator (CP2) configured to compare a second AC signal and a rectified signal, so as to output a second AC high sampled signal (AC2_high); a third comparator (CP3) configured to compare the first AC signal and a predetermined low voltage threshold (Vth), so as to output a first AC low sampled signal (AC1_low); a fourth comparator (CP4) configured to compare the second AC signal and the predetermined low voltage threshold, so as to output a second AC low sampled signal (AC2_low); and a combinatorial logical circuit 221 configured to perform a combinatorial logical operation on the four sampled signals, so as to generate four driving control signals (N1_d, N2_d, N3_d, N4_d) controlling corresponding rectification switches. By performing high and low sampling on two AC signals, and timing processing on sampled data by means of a hardware circuit, the controller of the present invention can enhance synchronous rectification efficiency and reliability.
(FR) L'invention concerne un contrôleur de synchronisation de redressement synchrone (220), et un circuit ainsi qu'un système de redressement synchrone en pont complet à charge sans fil (200). Le contrôleur de synchronisation de redressement synchrone comprend : un premier comparateur (CP1) configuré pour comparer un premier signal alternatif et un signal redressé, de façon à délivrer en sortie un premier signal alternatif fortement échantillonné (AC1_high); un deuxième comparateur (CP2) configuré pour comparer un second signal alternatif et un signal redressé, de façon à délivrer en sortie un second signal alternatif fortement échantillonné (AC2_high); un troisième comparateur (CP3) configuré pour comparer le premier signal alternatif et un seuil de basse tension prédéterminé (Vth), de façon à délivrer en sortie un premier signal alternatif faiblement échantillonné (AC1_low); un quatrième comparateur (CP4) configuré pour comparer le second signal alternatif et le seuil de basse tension prédéterminé, de façon à délivrer en sortie un second signal alternatif faiblement échantillonné (AC2_low); et un circuit logique combinatoire 221 configuré pour effectuer une opération logique combinatoire sur les quatre signaux échantillonnés, de façon à générer quatre signaux de commande d'attaque (N1_d, N2_d, N3_d, N4_d) commandant des commutateurs de redressement correspondants. En effectuant un échantillonnage élevé et faible sur deux signaux alternatifs, et un traitement de synchronisation sur des données échantillonnées au moyen d'un circuit matériel, le contrôleur de la présente invention peut améliorer l'efficacité et la fiabilité de redressement synchrone.
(ZH) 一种同步整流时序控制器(220)、无线充电全桥同步整流电路及系统(200)。同步整流时序控制器包括:第一比较器(CP1),用于比较第一交流信号和整流信号,输出第一交流高采样信号(AC1_high);第二比较器(CP2),用于比较第二交流信号和整流信号,输出第二交流高采样信号(AC2_high);第三比较器(CP3),用于比较第一交流信号和预定低电压阈值(Vth),输出第一交流低采样信号(AC1_low);第四比较器(CP4),用于比较第二交流信号和预定低电压阈值,输出第二交流低采样信号(AC2_low);逻辑组合电路221,用于对四个采样信号进行逻辑组合运算,产生控制对应整流开关的四个驱动控制信号(N1_d, N2_d, N3_d, N4_d)。该控制器对两个交流信号进行了高低采样,由硬件电路对采样数据进行时序处理,可以提高同步整流效率及可靠性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)