WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018099068) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY PANEL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/099068    International Application No.:    PCT/CN2017/091106
Publication Date: 07.06.2018 International Filing Date: 30.06.2017
IPC:
G06F 3/041 (2006.01), G01L 9/12 (2006.01), G01L 19/08 (2006.01), H01L 27/02 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
ORDOS YUANSHENG OPTOELECTRONICS CO., LTD. [CN/CN]; Ordos Equipment Manufacturing Base Dongsheng District Ordos, Inner Mongolia 017020 (CN)
Inventors: GUO, Zhixuan; (CN).
WANG, Fengguo; (CN).
WU, Xinguo; (CN).
LI, Feng; (CN).
LIU, Hong; (CN).
WANG, Zifeng; (CN).
LI, Yuanbo; (CN).
MA, Bo; (CN)
Agent: LIU, SHEN & ASSOCIATES; 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080 (CN)
Priority Data:
201611090724.5 01.12.2016 CN
Title (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY PANEL
(FR) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE FABRICATION ET PANNEAU D'AFFICHAGE
(ZH) 阵列基板及其制作方法、显示面板
Abstract: front page image
(EN)Provided are an array substrate and a manufacturing method therefor, and a display panel. The array substrate comprises: a base substrate (101); a first layer (L1) on the base substrate (101), comprising a pressure electrode (103), the pressure electrode (103) being configured to detect touch pressure; a buffer layer (104) on the first layer (L1); a thin-film transistor (001), comprising a gate (107) on the buffer layer (104); a second layer (L2), comprising a pressure electrode lead (111) and the gate (107); the pressure electrode lead (111) is electrically connected to the pressure electrode (103). In the array substrate, both the pressure electrode lead (111) and the gate (107) are arranged in the second layer, such that the problems of having a broken circuit or poor contact, which are easily caused by a too thick via hole between the pressure electrode lead (111) and the pressure electrode (103), are solved.
(FR)L'invention porte sur un substrat de réseau et son procédé de fabrication, ainsi que sur un panneau d'affichage. Le substrat de matrice comprend : un substrat de base (101); une première couche (L1) sur le substrat de base (101), comprenant une électrode de pression (103), l'électrode de pression (103) étant configurée pour détecter une pression tactile ; une couche tampon (104) sur la première couche (L1); un transistor à film mince (001), comprenant une grille (107) sur la couche tampon (104); une seconde couche (L2), comprenant un conducteur d'électrode de pression (111) et la grille (107); le fil d'électrode de pression (111) est électriquement connecté à l'électrode de pression (103). Dans le substrat de réseau, aussi bien le fil d'électrode de pression (111) et la grille (107) sont agencés dans la seconde couche, de telle sorte que les problèmes de circuit cassé ou de mauvais contact, qui sont facilement provoqués par un trou d'interconnexion trop épais entre le fil d'électrode de pression (111) et l'électrode de pression (103), sont résolus.
(ZH)提供一种阵列基板及其制作方法、显示面板。该阵列基板,包括:衬底基板(101);第一层(L1),在衬底基板(101)上,包括压力电极(103),压力电极(103)被配置为检测触控压力;缓冲层(104),在第一层(L1)上;薄膜晶体管(001),包括在缓冲层(104)上的栅极(107);第二层(L2),包括压力电极引线(111)和所述栅极(107);压力电极引线(111)与压力电极(103)电连接。该阵列基板中,压力电极引线(111)与栅极(107)同在第二层中,从而,可以解决压力电极引线(111)与压力电极(103)之间的过孔过厚,易造成断路和接触不良的问题。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)