WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018090001) METHOD OF FORMING GATE SPACER FOR NANOWIRE FET DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/090001    International Application No.:    PCT/US2017/061539
Publication Date: 17.05.2018 International Filing Date: 14.11.2017
IPC:
H01L 29/423 (2006.01), H01L 29/66 (2006.01), H01L 29/06 (2006.01), H01L 29/78 (2006.01)
Applicants: TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome Minato-ku, Tokyo, 107-6325 (JP).
SMITH, Jeffrey [US/US]; (US) (US only).
DEVILLIERS, Anton [US/US]; (US) (US only)
Inventors: SMITH, Jeffrey; (US).
DEVILLIERS, Anton; (US)
Agent: GARLEPP, Edwin, D.; (US).
MASON, Darek, J.; (US)
Priority Data:
62/421,528 14.11.2016 US
Title (EN) METHOD OF FORMING GATE SPACER FOR NANOWIRE FET DEVICE
(FR) PROCÉDÉ DE FORMATION D'ENTRETOISE DE GRILLE DESTINÉ À UN DISPOSITIF FET À NANOFIL
Abstract: front page image
(EN)A method of forming a gate-all-around semiconductor device, includes providing a substrate having a layered fin structure thereon. The layered fin structure includes a channel portion and a sacrificial portion each extending along a length of the layered fin structure, wherein the layered fin structure being covered with replacement gate material. A dummy gate is formed on the replacement gate material over the layered fin structure, wherein the dummy gate having a critical dimension which extends along the length of the layered fin structure. The method further includes forming a gate structure directly under the dummy gate, the gate structure including a metal gate region and gate spacers provided on opposing sides of the metal gate region, wherein a total critical dimension of the gate structure is equal to the critical dimension of the dummy gate.
(FR)L'invention concerne un procédé de formation d'un dispositif à semi-conducteur à grille tout autour, consistant à fournir un substrat sur lequel a été appliquée une structure d'ailette en couches. La structure d'ailette en couches comprend une partie canal et une partie sacrificielle s'étendant chacune le long d'une longueur de la structure d'ailette en couches, la structure d'ailette en couches étant recouverte d'un matériau de grille de remplacement. Une grille factice est formée sur le matériau de grille de remplacement sur la structure d'ailette en couches, la grille factice ayant une dimension critique qui s'étend le long de la longueur de la structure d'ailette en couches. Le procédé comprend en outre la formation d'une structure de grille directement sous la grille factice, la structure de grille comprenant une région de grille métallique et des entretoises de grille disposées sur des côtés opposés de la région de grille métallique, une dimension critique totale de la structure de grille étant égale à la dimension critique de la grille factice.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)