WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018089224) DIAGNOSTIC FAULT COMMUNICATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/089224 International Application No.: PCT/US2017/059148
Publication Date: 17.05.2018 International Filing Date: 31.10.2017
IPC:
G01R 33/00 (2006.01) ,G01R 33/07 (2006.01) ,G01R 33/06 (2006.01) ,G01R 31/28 (2006.01)
Applicants: ALLEGRO MICROSYSTEMS, LLC[US/US]; 115 Northeast Cutoff Worcester, Massachusetts 01606, US
Inventors: FERNANDEZ, Devon; US
Agent: CROWLEY, Judith, C.; US
DURKEE, Paul, D.; US
MILMAN, Seth, A.; US
ROBINSON, Kermit; US
WHITE, James, M.; US
MOOSEY, Anthony, T.; US
MOFFORD, Donald, F.; US
DALY, Christopher, S.; US
DOWNING, Marianne, M.; US
ROUILLE, David, W.; US
FLINDERS, Matthew; US
Priority Data:
15/350,40014.11.2016US
Title (EN) DIAGNOSTIC FAULT COMMUNICATION
(FR) COMMUNICATION DE DÉFAILLANCE DE DIAGNOSTIC
Abstract: front page image
(EN) Described embodiments provide circuits, systems and methods for detecting and communicating fault conditions. In an embodiment, an integrated circuit includes a fault detector to detect a fault condition of the integrated circuit and a controller to generate output data of the integrated circuit. An output generator generates an output signal of the integrated circuit. The output signal is generated at a first set of output levels based upon the output data when the fault detector does not detect the fault condition, and the output signal is generated at a second set of output levels based upon the output data when the fault detector detects the fault condition.
(FR) L'invention concerne, dans des modes de réalisation, des circuits, des systèmes et des procédés de détection et de communication de conditions de défaillance. Dans un mode de réalisation, un circuit intégré comprend un détecteur de défaillance permettant de détecter une condition de défaillance du circuit intégré et un dispositif de commande permettant de générer des données de sortie du circuit intégré. Un générateur de sortie génère un signal de sortie du circuit intégré. Le signal de sortie est généré à un premier ensemble de niveaux de sortie sur la base des données de sortie lorsque le détecteur de défaillance ne détecte pas la condition de défaillance, et le signal de sortie est généré à un second ensemble de niveaux de sortie sur la base des données de sortie lorsque le détecteur de défaut détecte la condition de défaillance.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)