Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018087630) SEMICONDUCTOR DEVICE, ELECTRONIC COMPONENT, AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/087630 International Application No.: PCT/IB2017/056802
Publication Date: 17.05.2018 International Filing Date: 02.11.2017
IPC:
G11C 11/56 (2006.01) ,G11C 11/405 (2006.01)
[IPC code unknown for G11C 11/56][IPC code unknown for G11C 11/405]
Applicants:
SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase Atsugi-shi, Kanagawa 2430036, JP
Inventors:
IKEDA, Takayuki; JP
YONEDA, Seiichi; JP
Priority Data:
2016-21983410.11.2016JP
2017-03222623.02.2017JP
2017-11856616.06.2017JP
Title (EN) SEMICONDUCTOR DEVICE, ELECTRONIC COMPONENT, AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, COMPOSANT ÉLECTRONIQUE ET DISPOSITIF ÉLECTRONIQUE
Abstract:
(EN) A highly reliable semiconductor device is provided. A memory cell includes a first transistor and a second transistor. One of a source and a drain of the first transistor is electrically connected to a gate of the second transistor. The first transistor is configured to hold charge corresponding to first data retained in the memory cell when turned off. The data writing circuit is configured to write the first data and correction data to the memory cell. The data reading circuit is configured to read a first voltage value corresponding to the first data, read a second voltage value corresponding to the correction data written to the memory cell, convert a voltage value that is equivalent to a difference between the first voltage value and the second voltage value into corrected first data, and output the corrected first data to the data writing circuit.
(FR) L'invention concerne un dispositif à semi-conducteur hautement fiable. Une cellule de mémoire comprend un premier transistor et un deuxième transistor. Un parmi une source et un drain du premier transistor est relié électriquement à une grille du second transistor Le premier transistor est configuré pour maintenir une charge correspondant à des premières données conservées dans la cellule de mémoire lorsqu'elle est éteinte. Le circuit d'écriture de données est configuré pour écrire les premières données et les données de correction dans la cellule de mémoire. Le circuit de lecture de données est configuré pour lire une première valeur de tension correspondant aux premières données, lire une seconde valeur de tension correspondant aux données de correction écrites dans la cellule de mémoire, convertir une valeur de tension qui est équivalente à une différence entre la première valeur de tension et la seconde valeur de tension en premières données corrigées, et délivrer en sortie les premières données corrigées au circuit d'écriture de données.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)