WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018085060) ELECTRONICS PACKAGE HAVING A MULTI-THICKNESS CONDUCTOR LAYER AND METHOD OF MANUFACTURING THEREOF
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/085060 International Application No.: PCT/US2017/057625
Publication Date: 11.05.2018 International Filing Date: 20.10.2017
IPC:
H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 23/498 (2006.01)
Applicants: GENERAL ELECTRIC COMPANY[US/US]; 1 River Road Schenectady, NY 12345, US
Inventors: TUOMINEN, Risto Ilkka; US
GOWDA, Arun Virupaksha; US
Agent: DIMAURO, Peter T.; US
GNIBUS, Michael, M.; US
MIDGLEY, Stephen, G.; US
WINTER, Catherine, J.; US
KRAMER, John, A.; US
Priority Data:
15/343,24804.11.2016US
Title (EN) ELECTRONICS PACKAGE HAVING A MULTI-THICKNESS CONDUCTOR LAYER AND METHOD OF MANUFACTURING THEREOF
(FR) BOÎTIER ÉLECTRONIQUE AYANT UNE COUCHE CONDUCTRICE À ÉPAISSEURS MULTIPLES ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN) An electronics package includes an insulating substrate and electrical components coupled to a first surface of the insulating substrate. A multi-thickness conductor layer is formed on a second surface of the insulating substrate opposite the first surface. The multi-thickness conductor layer extends through vias in the insulating substrate to connect with contact pads of the electrical components. The multi-thickness conductor layer has a first thickness in a region proximate the first electrical component and a second thickness in a region proximate the second electrical component, the first thickness greater than the second thickness. The electronics package also includes a first redistribution layer having a conductor layer formed atop a portion of the multi- thickness conductor layer having the second thickness. A top surface of the conductor layer is co-planar with or substantially co-planar with a top surface of a portion of the multi-thickness conductor layer having the first thickness.
(FR) L'invention concerne un boîtier électronique comprenant un substrat isolant et des composants électriques couplés à une première surface du substrat isolant. Une couche conductrice à épaisseurs multiples est formée sur une seconde surface du substrat isolant opposée à la première surface. La couche conductrice à épaisseurs multiples s'étend à travers des trous d'interconnexion dans le substrat isolant pour se connecter à des plots de contact des composants électriques. La couche conductrice à épaisseurs multiples a une première épaisseur dans une région proche du premier composant électrique et une seconde épaisseur dans une région proche du second composant électrique, la première épaisseur étant supérieure à la seconde épaisseur. Le boîtier électronique comprend également une première couche de redistribution ayant une couche conductrice formée au-dessus d'une partie de la couche conductrice à épaisseurs multiples ayant la seconde épaisseur. Une surface supérieure de la couche conductrice est coplanaire ou sensiblement coplanaire avec une surface supérieure d'une partie de la couche conductrice à épaisseurs multiples ayant la première épaisseur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)