Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2018080890) FUSED MULTIPLY-ADD THAT ACCEPTS SOURCES AT A FIRST PRECISION AND GENERATES RESULTS AT A SECOND PRECISION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2018/080890 International Application No.: PCT/US2017/057401
Publication Date: 03.05.2018 International Filing Date: 19.10.2017
IPC:
G06F 9/30 ,G06F 9/38
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
38
Concurrent instruction execution, e.g. pipeline, look ahead
Applicants:
APPLE INC. [US/US]; 1 Infinite Loop Cupertino, California 95014, US
Inventors:
ULIEL, Tal; US
GONION, Jeffry E.; US
SAZEGARI, Ali; US
BAINVILLE, Eric; US
Agent:
MERKEL, Lawrence J.; US
Priority Data:
15/629,12621.06.2017US
62/413,65027.10.2016US
Title (EN) FUSED MULTIPLY-ADD THAT ACCEPTS SOURCES AT A FIRST PRECISION AND GENERATES RESULTS AT A SECOND PRECISION
(FR) MULTIPLICATION-ADDITION FUSIONNÉE QUI ACCEPTE DES SOURCES À UNE PREMIÈRE PRÉCISION ET GÉNÈRE DES RÉSULTATS À UNE DEUXIÈME PRÉCISION
Abstract:
(EN) In an embodiment, a processor may implement a fused multiply-add (FMA) instruction that accepts vector operands having vector elements with a first precision, and performing both the multiply and add operations at a higher precision. The add portion of the operation may add adjacent pairs of multiplication results from the multiply portion of the operation, which may allow the result to be stored in a vector register of the same overall length as the input vector registers but with fewer, higher precision vector elements, in an embodiment. Additionally, the overall operation may have high accuracy because of the higher precision throughout the operation.
(FR) La présente invention porte, dans un mode de réalisation, sur un processeur qui peut mettre en œuvre une instruction de multiplication-addition fusionnée (FMA pour Fused Multiply-Add) qui accepte des opérandes de vecteur ayant des éléments de vecteur avec une première précision, et réalise à la fois les opérations de multiplication et d'addition à une précision plus élevée. La partie d'addition de l'opération peut ajouter des paires adjacentes de résultats de multiplication provenant de la partie de multiplication de l'opération, ce qui peut permettre le stockage du résultat dans un registre vectoriel de la même longueur globale que celle des registres de vecteur d'entrée mais avec moins d'éléments de vecteur de précision plus élevée, dans un mode de réalisation. De plus, l'opération globale peut avoir une précision élevée en raison de la précision plus élevée pendant toute l'opération.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)