WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018080697) VOLTAGE REGULATOR WITH ENHANCED POWER SUPPLY REJECTION RATIO AND LOAD-TRANSIENT PERFORMANCE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/080697    International Application No.:    PCT/US2017/053550
Publication Date: 03.05.2018 International Filing Date: 26.09.2017
IPC:
G05F 1/575 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, CA 92121-1714 (US)
Inventors: DU, Mengmeng; (US).
GUAN, Hua; (US)
Agent: LENKIN, Alan, M.; (US).
LUTZ, Joseph; (US).
PARTOW-NAVID, Puya; (US).
FASHU-KANU, Alvin, V.; (US)
Priority Data:
62/413,890 27.10.2016 US
15/438,605 21.02.2017 US
Title (EN) VOLTAGE REGULATOR WITH ENHANCED POWER SUPPLY REJECTION RATIO AND LOAD-TRANSIENT PERFORMANCE
(FR) RÉGULATEUR DE TENSION À TAUX DE RÉJECTION D'ALIMENTATION AMÉLIORÉ ET EFFICACITÉ EN CE QUI CONCERNE DES TRANSITOIRES DE CHARGE
Abstract: front page image
(EN)A voltage regulation circuit improves power supply rejection ratio and load-transient performance. The voltage regulation circuit includes a low dropout (LDO) voltage regulator and an inverting amplifier stage. The LDO voltage regulator includes a first error amplifier and a power field effect transistor (FET). The first error amplifier includes a first input and a second input. The second input receives an output signal fed back from the LDO voltage regulator. The inverting amplifier stage includes an output terminal coupled to the first input of the first error amplifier. The inverting amplifier stage also includes a first input that receives the output fed back from the LDO voltage regulator and a second input that receives a reference voltage.
(FR)La présente invention concerne un circuit de régulation de tension qui améliore le rapport de réjection d'alimentation et l'efficacité en ce qui concerne des transitoires de charge. Le circuit de régulation de tension comprend un régulateur de tension à faible chute de tension (LDO) et un étage amplificateur inverseur. Le régulateur de tension LDO comprend un premier amplificateur d'erreur et un transistor à effet de champ de puissance (FET). Le premier amplificateur d'erreur comprend une première entrée et une seconde entrée. La seconde entrée reçoit un signal de sortie renvoyé par le régulateur de tension LDO. L'étage amplificateur inverseur comprend une borne de sortie couplée à la première entrée du premier amplificateur d'erreur. L'étage amplificateur inverseur comprend également une première entrée qui reçoit la sortie renvoyée par le régulateur de tension LDO et une seconde entrée qui reçoit une tension de référence.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)