WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2018080625) CONCURRENT MULTI-LAYER FETCHING AND PROCESSING FOR COMPOSING DISPLAY FRAMES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2018/080625    International Application No.:    PCT/US2017/048030
Publication Date: 03.05.2018 International Filing Date: 22.08.2017
IPC:
G09G 5/42 (2006.01), G06F 3/14 (2006.01), G09G 5/397 (2006.01), G09G 5/14 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: WANG, Chun; (US)
Agent: GAGE, Matthew K.; (US)
Priority Data:
62/414,457 28.10.2016 US
15/412,294 23.01.2017 US
Title (EN) CONCURRENT MULTI-LAYER FETCHING AND PROCESSING FOR COMPOSING DISPLAY FRAMES
(FR) EXTRACTION ET TRAITEMENT MULTICOUCHE SIMULTANÉS POUR COMPOSER DES VUES D'AFFICHAGE
Abstract: front page image
(EN)In general, techniques are described for performing multi-layer image fetching using a single hardware image fetcher pipeline of a display processor (18). A device comprising a layer buffer (26), and a display processor (18) may be configured to perform Direct Memory Access (DMA) techniques. The layer buffer (26) may be configured to store two or more independent layers (27A-27N), each layer representing either a seperate, independent image, or a portion of a seperate, independent image. The display processor may include a single hardware image fetcher pipeline. The single hardware image fetcher pipeline, through the use of two or more image fetchers (24A-24N), may be configured to concurrently retrieve two or more independent layers (27A-27N) from the layer buffer (26). Content of the layers are then concurrently processed (28, 30A-30N) and output by two or more outputs (38) of the single hardware image fetcher pipeline. A composition formed from the two or more processed independent layers form one of the frames to be displayed by one or more display units.
(FR)La présente invention concerne généralement des techniques pour effectuer une extraction d'image multicouche en utilisant un pipeline d'extracteur d'image de matériel unique d'un processeur d'affichage (18). Un dispositif qui comprend une mémoire tampon de couche (26), et un processeur d'affichage (18), peuvent être configurés pour effectuer des techniques d'accès direct à la mémoire (DMA). La mémoire tampon de couche (26) peut être configurée pour stocker au moins deux couches indépendantes (27A-27N), chaque couche représentant une image indépendante séparée ou une partie d'une image indépendante séparée. Le processeur d'affichage peut inclure un pipeline d'extracteur d'image de matériel unique. Le pipeline d'extracteur d'image de matériel unique, en utilisant au moins deux extracteurs d'image (24A-24N), peut être configuré pour récupérer simultanément au moins deux couches indépendantes (27A-27N) à partir de la mémoire tampon de couche (26). Le contenu des couches est alors traité simultanément (28, 30A-30N) et produit en sortie par au moins deux sorties (38) du pipeline d'extracteur d'image de matériel unique. Une composition formée des au moins deux couches indépendantes traitées forme l'une des vues destinées à être affichées par une ou plusieurs unités d'affichage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)